8月6日，全球半導體與電子行業權威組織PCI-SIG（Peripheral Component Interconnect Special Interest Group，外圍組件互連特別興趣組）正式宣布，下一代PCI Express 8.0（PCIe 8.0）規范將數據傳輸速率提升至256.0 GT/s，較PCIe 7.0的128 GT/s實現翻倍，并計劃于2028年向會員提供完整規范文檔。

該規范通過x16配置可提供高達1TB/s的雙向傳輸帶寬，旨在為人工智能、數據中心、汽車電子等數據密集型領域提供關鍵基礎設施支持。

PCI-SIG主席兼總裁Al Yanes表示：“繼今年發布PCIe 7.0規范之后，我們很高興宣布PCIe 8.0規范將數據速率翻倍至256 GT/s，延續了我們每三年將帶寬翻倍的傳統，以支持下一代應用。隨著人工智能等數據密集型應用的快速發展，對高性能的需求持續增長。PCIe技術將繼續提供一種成本效益高、帶寬大且低延遲的I/O互連方案，以滿足行業需求。”

速率翻倍，突破物理極限的關鍵設計

PCIe 8.0延續了PCI-SIG每三年將帶寬翻倍的傳統，其256 GT/s的原始速率提升得益于更高效的信號調制技術和鏈路優化設計，同時支持全雙工通信（Full-Duplex），即數據可在同一通道內雙向同時傳輸，進一步降低延遲并提升吞吐效率。

1. 調制與編碼優化：采用PAM4（4級脈沖幅度調制）信號技術，結合前向糾錯（FEC）機制，提升信號完整性與抗干擾能力；

2. 協議增強：開發新一代協議優化功能，減少傳輸開銷，提高有效帶寬利用率；

3. 連接器革新：評估新型連接器技術，以適應更高速率下的物理層需求。

根據公布的數據，在x16配置下，PCIe 8.0單通道單向速率達256 GT/s，雙向總帶寬1TB/s，較PCIe 7.0（128 GT/s）提升100%，較PCIe 4.0（16 GT/s）提升16倍；通過強化FEC算法與均衡技術，解決256 GT/s下信號衰減與碼間干擾問題，確保長距離傳輸可靠性；最后，PCIe 8.0還保持與歷代PCIe技術的完全向后兼容，降低系統升級成本。

覆蓋多領域數據密集型應用場景

PCIe 8.0將重點支撐以下領域：

1. 人工智能與機器學習：訓練大模型需要高速訪問海量數據，PCIe 8.0的高帶寬可加速大模型訓練中GPU/TPU集群的數據交換，消除I/O瓶頸；

2. 數據中心與HPC：超大規模服務器對NVMe SSD、網絡適配卡等設備的連接速度提出更高要求。PCIe 8.0支持EB級數據中心的CPU-GPU-NPU協同，滿足氣候模擬、基因分析等超算需求； 

3. 汽車電子：賦能自動駕駛系統實時融合多傳感器數據（如激光雷達、攝像頭），提升決策響應速度；

4. 量子計算與邊緣計算：為量子設備提供超低延遲互聯，保障邊緣節點實時數據處理能力。

多家行業分析機構認為，PCIe 8.0的推出將推動硬件廠商加速迭代產品，例如下一代顯卡、固態硬盤（SSD）和網絡接口卡（NIC）的設計優化。

重塑計算范式的基礎設施革命

受人工智能和其他數據密集型應用的帶寬需求推動，PCIe技術的需求將保持強勁。數據中心網絡目前正在實施PCIe 6.0，但對PCIe 7.0及更高版本的興趣已經濃厚。

ABI Research首席分析師Reece Hayden指出：“PCIe 8.0的推出，不僅解決了當前數據中心對1.6T/800G以太網的支持需求，更為未來十年AI、量子計算等技術的規模化應用鋪平道路。”

據公告，PCIe 8.0規范開發將分階段推進。2025-2026年，完成0.3版草案，重點定義物理層參數與協議框架；2027年發布0.7版規范，鎖定關鍵技術指標；2028年推出1.0版最終規范，啟動芯片與設備商的量產支持。在此之前，成員企業可參與規范的測試與驗證工作。

盡管具體產品落地時間尚未公布，但業界普遍預計，首批支持PCIe 8.0的設備可能在2029年后逐步面世。目前，英特爾、AMD、英偉達等芯片廠商已通過PCI-SIG成員渠道參與相關研發工作。