臺積電宣布量產(chǎn)3納米芯片

12月29日，臺積電舉行了3納米芯片量產(chǎn)儀式，宣告這一全球最大芯片代工廠的最新生產(chǎn)技術(shù)正式步入產(chǎn)能擴充階段。

在儀式上，臺積電還宣布了明年二季度揭幕2納米工廠的計劃。

和過去低調(diào)的作風(fēng)不同，臺積電這次的擴廠典禮，可以說是歷年最大規(guī)模。

此次臺積電投資高達605億美元，比在美國亞利桑那州的400億美元投資足足高出了50％，而且美國的3nm，得等到2026年。

蘋果公司目前正在研發(fā)的最新一代AI芯片A17預(yù)計將于明年下半年發(fā)布；

而下一代的蘋果Mac電腦使用的M3芯片預(yù)計也有望使用3納米技術(shù)。

保持領(lǐng)頭地位在不斷嘗試

臺積電早已為3nm技術(shù)和產(chǎn)能擴張奠定了堅實的基礎(chǔ)。

而此次高調(diào)宣布3nm的量產(chǎn)，也是為了逐步替代已經(jīng)推出超過兩年的5nm技術(shù)。

過去1年多來，3nm芯片良率拉升難度飆升，臺積電為此已不斷修正 3nm藍圖，且劃分出N3、N3E等多個家族版本。

臺積電正試圖保持其全球最先進半導(dǎo)體供應(yīng)商的地位。

臺積電正轉(zhuǎn)向下一代芯片制造業(yè)務(wù)，而此時全球電子需求正受到經(jīng)濟衰退威脅的打擊。

臺積電今年將資本支出計劃削減了至少10％，至360億美元。

一些分析師警告稱，該公司可能會在2023年進一步推遲擴張支出。

留給臺積電堅持晶體管架構(gòu)的機會不多了

當競爭對手三星正在轉(zhuǎn)向全門控晶體管設(shè)計（RibbonFET）時，臺積電仍堅持使用久經(jīng)考驗的FinFET晶體管架構(gòu)。

預(yù)計在2nm工藝推出之前，新的晶圓廠不會采用RibbonFET設(shè)計。

不過，最新的N3工藝幾乎沒有提供任何有關(guān)SRAM（靜態(tài)隨機存取存儲器）的擴展。

其儲存單元的面積為0．0199平方微米，與N5的0．021平方微米相比，只小了約5％。

近年來，在芯片設(shè)計上非常倚重SRAM來提高性能，目前看這條路線已經(jīng)接近盡頭，今后進一步提升性能、改善功耗，將不得不依靠對架構(gòu)本身的改進。

由于良率控制不理想，N3B預(yù)計產(chǎn)量不大，后續(xù)迭代的時間窗也比較窄。目前很多廠家都在等待更新的N3E節(jié)點。

對于臺積電來說，N3將是最后一個基于FinFET晶體管的通用節(jié)點，也是一個服務(wù)了至少10年的節(jié)點。

向外國建廠的巨大風(fēng)險

此次在臺灣高調(diào)宣布3nm量產(chǎn)，除了展示技術(shù)優(yōu)勢外，可能也是處于規(guī)避風(fēng)險的考慮。

不過，雖然臺積電一直沒有停止在美國擴大產(chǎn)能，還在考慮向歐洲擴張，但更多仍然致力于臺灣地區(qū)，將最先進的技術(shù)保留給臺灣地區(qū)的工廠。

而對于美國工廠，按照目前的擴產(chǎn)時間表，美國將在兩年后獲得臺積電4nm工藝技術(shù)，在近三年后獲得3nm工藝技術(shù)，2nm工藝技術(shù)則暫無計劃。

在歐美設(shè)廠，臺積電必須考慮成本、人才和供應(yīng)鏈方面的問題，而原先的成熟芯片工程師被不斷外派到各地監(jiān)督生產(chǎn)也對其現(xiàn)有的人才儲備形成巨大壓力。

只不過，現(xiàn)階段似乎沒有下游廠商，能為這項奢侈的技術(shù)買單了。

買不起的芯片，撐不住的市場

在臺積電宣布3納米制程量產(chǎn)之前，臺積電在先進制程上的唯一對手三星宣布成功量產(chǎn)3nm芯片。

對于向來求穩(wěn)的臺積電來說，一旦他們公布量產(chǎn)，良率上能夠相對可靠。但即便如此，似乎沒有多少客戶愿意買單，或者買得起這個單。

臺積電的某位頭部客戶已經(jīng)大幅削減了3nm芯片的訂單。

目前包括蘋果、英偉達、英特爾、AMD、高通、聯(lián)發(fā)科都表達了讓臺積電代工3nm芯片的意愿。

但在上述公司中，沒有一家明確公布了3nm產(chǎn)品的時間表。

一個最直接的原因是，這項新技術(shù)真的太貴了。

進入3nm制程后，代工端給出的價格要更加夸張。根據(jù)Digitimes的數(shù)據(jù)，未來3nm芯片量產(chǎn)后，晶圓的單片價格將突破20000美元，相比于7nm芯片翻了一番。

芯片設(shè)計廠商對于代工價格上漲不滿，而臺積電也是有苦難言。

如今各大廠商所說的5nm、3nm等概念，更多是廠商根據(jù)自身的參數(shù)定義的制程概念，這些數(shù)字本身除了表達工藝迭代之外，沒有什么真正的參考意義。

而目前3nm制程的芯片既沒有讓性能實現(xiàn)翻倍，也沒有讓單個晶體管的成本下降。

3nm制程工藝芯片的單個晶體管的成本降低約11％，這幾乎是 50 多年來主要工藝技術(shù)的最弱擴展。

尤其是在消費電子市場疲軟的大背景下，芯片廠商大概率不會冒險增加成本去推動芯片制程的升級，未來行業(yè)內(nèi)擠牙膏式的產(chǎn)品迭代或?qū)⒊蔀槌B(tài)。

臺積電宣布3 nm工藝投產(chǎn)時間也確實非常突然。

從臺積電在2 nm、3 nm等制程工藝上的表現(xiàn)來看，其工藝技術(shù)也是相當成熟。

因此，其他廠商在拿到臺積電的訂單后可能會選擇跟臺積電進行合作研發(fā)。

結(jié)尾：

5 nm工藝可能會成為未來芯片行業(yè)產(chǎn)品競爭最激烈的工藝。

對于臺積電來說，要想在5 nm技術(shù)節(jié)點工藝上獲得更多客戶的訂單，就需要把現(xiàn)有產(chǎn)品推向5 nm和3 nm技術(shù)節(jié)點。

而對于臺積電和其他芯片廠商來說，他們要想獲得更多5納米、3納米技術(shù)節(jié)點產(chǎn)品訂單就要把現(xiàn)有的工藝往4納米或3納米技術(shù)節(jié)點發(fā)展。