全自主可控Chiplet高速串口標(biāo)準(zhǔn)正式發(fā)布！芯粒通用時代要來了嗎？
標(biāo)準(zhǔn)發(fā)布背景
隨著摩爾定律逐漸逼近物理及商業(yè)極限，基于Chiplet的芯片設(shè)計理念逐漸成為后摩爾時代行業(yè)發(fā)展趨勢。2020年9月，在西安硬科技大會上，中國Chiplet產(chǎn)業(yè)聯(lián)盟（China ChipLet League （CCLL））啟動成立，旨在于以國家產(chǎn)業(yè)政策為導(dǎo)向，以市場為驅(qū)動，以企業(yè)為主體，搭建產(chǎn)業(yè)生態(tài)合作平臺，共同制定Chiplet 互聯(lián)標(biāo)準(zhǔn)，共建 Chiplet 技術(shù)開放平臺，構(gòu)建我國蓬勃發(fā)展的 Chiplet 產(chǎn)業(yè)生態(tài)。
國內(nèi)的半導(dǎo)體產(chǎn)業(yè)尚處于發(fā)展期，尤其在當(dāng)今國際形勢下亦將長期處于追趕階段，產(chǎn)業(yè)鏈各環(huán)節(jié)上與國際領(lǐng)先技術(shù)水平相比仍有一定差距。在晶圓制造環(huán)節(jié)：受各方面因素限制，國內(nèi)晶圓廠短期內(nèi)難以實現(xiàn)14nm及以下先進工藝節(jié)點的大規(guī)模量產(chǎn)，尤其在高性能計算領(lǐng)域所需的大面積芯片整體良率仍處于較低水平，當(dāng)前趨勢下甚至需考慮通過工藝回撤實現(xiàn)成本可控的商業(yè)路徑。在封裝測試環(huán)節(jié)：國內(nèi)傳統(tǒng)封裝技術(shù)相對成熟，在2.5D先進封裝技術(shù)等方面亦取得了一定成果，但作為關(guān)鍵材料的ABF基板尚需依賴海外供應(yīng)鏈，國內(nèi)基板層數(shù)方面相對落后，在系統(tǒng)級較為重視的連接密度、線寬線距、通孔過孔盲孔工藝和毛刺控制方面與一線國際水平相比還有差距。
在上述產(chǎn)業(yè)背景下，國內(nèi)Chiplet產(chǎn)業(yè)化亦面臨諸多落地困難：如在接口方面：目前國內(nèi)研發(fā)重點主要集中在低速接口標(biāo)準(zhǔn)（如UCIe），時延性能較好但對先進封裝及載板等要求較高，且封裝成本較高，商業(yè)化存在難度；而高速接口核心技術(shù)把握在海外IP廠商，在國內(nèi)亦缺乏有效需求和產(chǎn)品定義。在芯粒產(chǎn)品方面：目前國內(nèi)芯粒產(chǎn)品較為有限，盡管有眾多企業(yè)已在IP芯粒化、接口芯粒化等方面加大投入并逐步產(chǎn)品化，但由于Chiplet缺乏標(biāo)準(zhǔn)化測試及集成流程，而下游產(chǎn)業(yè)各場景方的需求又較為多元化，目前尚未形成商業(yè)可行的Chiplet產(chǎn)品方向。
我們認(rèn)為，當(dāng)前形勢及環(huán)境下，國內(nèi)半導(dǎo)體產(chǎn)業(yè)在Chiplet上要有所突破，所面臨的挑戰(zhàn)和機遇在于：如何在現(xiàn)有相對落后的制造工藝、尚在發(fā)展中的先進封裝技術(shù)以及相關(guān)核心材料供應(yīng)鏈的基礎(chǔ)上，做出滿足性能預(yù)期且成本可控的產(chǎn)品，使得Chiplet真正具有商業(yè)可行性。而在此背景下，中國Chiplet產(chǎn)業(yè)的發(fā)展需要上下游共同建立產(chǎn)業(yè)生態(tài)，以下游需求帶動上游資源投入，以量產(chǎn)的規(guī)模經(jīng)濟換取成本優(yōu)勢，最終形成良性發(fā)展循環(huán)。
基于上述目標(biāo)，并立足于國內(nèi)供應(yīng)鏈成熟程度的現(xiàn)狀，中國Chiplet產(chǎn)業(yè)聯(lián)盟聯(lián)合國內(nèi)系統(tǒng)、IP、封裝廠商一起，制定了《芯粒互聯(lián)接口標(biāo)準(zhǔn)》ACC1.0，該標(biāo)準(zhǔn)為高速串口標(biāo)準(zhǔn)，著重基于國內(nèi)封裝及基板供應(yīng)鏈進行優(yōu)化，以成本可控及商業(yè)合理性為核心導(dǎo)向。目前該標(biāo)準(zhǔn)涉及相關(guān)的團體標(biāo)準(zhǔn)、行業(yè)標(biāo)準(zhǔn)在申請中。
重新思考老問題
多年來，整個芯片行業(yè)的普遍共識是，業(yè)務(wù)關(guān)系將是 chiplet 市場運作的一大障礙。然而，正如這些小型組織的努力所表明的那樣，也存在許多技術(shù)挑戰(zhàn)。雖然這些組織通常會選擇一個“總承包商”來監(jiān)督設(shè)計到制造流程的各個方面，但已經(jīng)涉及很多步驟，隨著芯粒變得更有針對性和功能更窄，還會有更多步驟。
“當(dāng)你做芯粒時，心態(tài)必須改變，”Yee 說。“很多人仍然認(rèn)為這就像構(gòu)建 SoC。你現(xiàn)在真的在構(gòu)建一個完整的系統(tǒng)。我怎么跟它說話？如何配置計算芯片？我必須有哪些邊帶信號？需要考慮固件。您是否設(shè)置為使用該固件并啟動他們的計算芯片？現(xiàn)在有很多系統(tǒng)級的討論涉及人們以前沒有真正考慮過的問題。”
即使選擇正確的封裝也是一個挑戰(zhàn)。“你有這么多不同的口味，” Synopsys的 IP 產(chǎn)品線高級組總監(jiān) Michael Posner 說。“你會想，‘哦，你應(yīng)該能夠?qū)⒚恳粋€都放在一個盒子里，也許可以想出一個適用于所有這些的單一 IP，但事實并非如此。你有不同的凸點間距、不同的性能和功率、不同的寄生效應(yīng)和電源完整性問題。因此，不像我們傳統(tǒng)上為 IP 做的那樣，每個節(jié)點都有一個過孔，可能是南北或東西方向，我們最終有一個用于高級，一個用于標(biāo)準(zhǔn)，一個用于 RDL，因為技術(shù)的變化。我們需要在整個生態(tài)系統(tǒng)中開發(fā)的 IP 數(shù)量呈爆炸式增長，目前還沒有明確的領(lǐng)導(dǎo)者。”
一些舊的東西，一些新的東西
當(dāng)然，并非所有這些都是新的。使用先進封裝的 OSAT 和代工廠至少解決了一些挑戰(zhàn)，例如如何處理芯粒、如何確保這些芯片是KGD，以及各種互連方案，例如混合鍵合或微凸塊。在 2.5D 實現(xiàn)中，HBM主要用作可與許多不同配置配合使用的芯粒。
“三星的封裝技術(shù)在為三星代工廠提供完整解決方案方面具有顯著優(yōu)勢，”Yee 說。“該團隊從其在內(nèi)存封裝方面的領(lǐng)導(dǎo)地位中學(xué)到的東西可以應(yīng)用于代工。HBM 是存儲器領(lǐng)導(dǎo)地位的一個很好的例子，封裝中的多芯片使代工芯粒成為可能。當(dāng)我們轉(zhuǎn)向芯粒時，您無法將制程和設(shè)計與封裝分開。他們將齊頭并進。當(dāng)人們想到芯粒時，他們假設(shè)您將能夠直接運行一個到另一個的連接。一般來說，這會奏效。實際上，如何路由慢跑或偏移？你有多少保證金？通過我們的測試車輛，我們正在進行測試以確定實際的路由路徑，以確保高信號質(zhì)量。”
還有一些行之有效的連接芯粒的方法，例如 UCIe、線束 (BoW)、硅中介層、橋接器，甚至混合鍵合。將來，這些方法中的一種以上可能會用于復(fù)雜的設(shè)計，從而為更多創(chuàng)新打開大門。
例如，Eliyan 是一家開發(fā)芯粒互連的初創(chuàng)公司，它專注于通過在芯粒的兩側(cè)構(gòu)建物理互連層 (PHY) 來消除 UCIe 兼容設(shè)計中的中介層。“這消除了制造、熱管理的任何復(fù)雜性，并使我們能夠儲存我們從舊的 MCM（多芯片模塊）時代學(xué)到的所有東西，”該公司聯(lián)合創(chuàng)始人兼業(yè)務(wù)主管 Patrick Soheili 說。“我們計劃以我們的技術(shù)為基礎(chǔ)構(gòu)建一堆芯粒。所以我們會在一端使用我們的技術(shù)，在另一端使用一些其他東西，并將兩個、三個或四個東西連接在一起。也許它們是 HBM 設(shè)備，也許它們是其他 I/O 控制器。”
將設(shè)備連接在一起的可能方案的數(shù)量正在迅速增長。去年秋天，臺積電推出了 3D Fabric Alliance，以在 3D 封裝中連接不同的層和設(shè)備。“我們擁有 EDA、IP 和設(shè)計服務(wù)，我們還在增加內(nèi)存合作伙伴、幫助我們組裝這些設(shè)備的 OSAT 以及在 3D 中變得極其重要的基板，”臺積電的總監(jiān) Dan Kochpatcharin 說。設(shè)計基礎(chǔ)設(shè)施管理部。“這些設(shè)備可以有 10 厘米高，基板可以有 20 層或更多層。所以我們需要確保我們將他們的路線圖與我們的路線圖對齊，以便我們可以與他們進行交互，也許會有不同的材料一起工作。然后你必須考慮測試整個系統(tǒng)，這并不容易。所以我們正在與 Advantest 和 Teradyne 合作，以及 EDA 供應(yīng)商。IP 在測試中很重要，因為我們需要針對可靠性進行設(shè)計。”
而這只是出現(xiàn)的一些通用集成方案的開始。在這個市場被整理出來之前還會有更多的東西，并且會有越來越多的證據(jù)表明什么有效，什么無效，以及一些從未被考慮過的新問題。例如，芯粒的不均勻老化會導(dǎo)致各種以前從未解決過的可靠性問題，特別是在預(yù)計設(shè)備可以多年保持功能的市場中。因此，隨著芯粒和封裝經(jīng)濟的發(fā)展，一個領(lǐng)域的成本節(jié)省可能會被另一個領(lǐng)域的成本增加所抵消，而隨著芯粒模型的發(fā)展，客戶今天支付的成本可能會變得不那么有吸引力。
Amkor Technology高級工程師 Nathan Whitchurch 表示：“我們看到越來越多的客戶決定接受 TIM（熱界面材料，只是為了讓他們的設(shè)備能夠正常工作）的成本。”那是行不通的。過去奇特的東西變得越來越不那么奇特了，比如燒結(jié)銀類別，你最終會在蓋子和芯片之間形成非常堅硬、高導(dǎo)熱性的銀合金基體。另一種會更軟”
結(jié)論
芯粒是合乎邏輯的下一步，因為對于大多數(shù)芯片制造商來說，將所有東西縮小并塞進單個 SoC 的成本變得不經(jīng)濟。這讓業(yè)界很多人都在考慮下一步，并且能夠至少標(biāo)準(zhǔn)化軟件包中的某些組件以創(chuàng)建定制解決方案是實現(xiàn)大規(guī)模定制的合乎邏輯的方法。
如果這種方法成功，它可能會改變設(shè)備進入市場的方式，同時允許以低得多的價格進行更多定制。因此，新架構(gòu)的巨大性能提升將在更多的利基市場中出現(xiàn)，而無需從頭開發(fā) ASIC 或 SoC 的沉重代價。如果可以將一些自定義芯粒添加到架構(gòu)中，那么適用于 80% 市場的產(chǎn)品可能仍會對其他 20% 的市場產(chǎn)生巨大好處。但是有很多細節(jié)需要先解決，芯片行業(yè)正在弄清楚這些細節(jié)。這些小型聯(lián)盟是找出問題所在、可以標(biāo)準(zhǔn)化的內(nèi)容以及領(lǐng)域?qū)I(yè)知識將在此過程中扮演什么角色的第一步。
