FinFET接班人，全環(huán)繞柵極晶體管（GAA）將如何改變半導(dǎo)體行業(yè)
今天我們就來解讀一下這個全環(huán)繞柵極晶體管，看看它將給半導(dǎo)體行業(yè)帶來那些影響？
什么是晶體管？
晶體管作為一種可放大或切換電信號的半導(dǎo)體器件，是現(xiàn)代電子產(chǎn)品的基本組成部分，包括芯片。如今的主流芯片包含了數(shù)十億個晶體管。
晶體管如何工作？
晶體管是組成芯片的基本器件。所有晶體管互連，用作電流開關(guān)，通過打開或關(guān)閉這些柵極可以允許或阻止電流通過。這意味著每個晶體管可以處于兩種不同的狀態(tài)，存儲兩個不同的數(shù)字，即0和1。
一塊芯片中包含數(shù)十億個晶體管，代表著可以存儲數(shù)十億個0和1來發(fā)送、接收并處理大量數(shù)字?jǐn)?shù)據(jù)。就像所有開關(guān)一樣，晶體管需要做好三件事：打開時允許最大電流通過；關(guān)閉時不會泄漏電流；盡量提高開關(guān)速度以確保實現(xiàn)最佳性能。
全環(huán)柵(GAA)納米片場效應(yīng)晶體管(FET)是什么？
全環(huán)柵(GAA)納米片場效應(yīng)晶體管(FET)是一種創(chuàng)新的下一代晶體管器件，已被業(yè)界廣泛采用，以繼續(xù)超越5納米的技術(shù)節(jié)點和FinFET的邏輯擴(kuò)展。
雖然全環(huán)柵晶體管的研究已經(jīng)有很多年了，但在不到五年前才提出了第一個基于44/48納米的CPP(接觸多晶硅間距)縮放間距的性能基準(zhǔn)。為了充分了解堆疊納米片全環(huán)柵晶體管所提供的優(yōu)勢，重要的是要了解最先進(jìn)的FinFET所面臨的一些挑戰(zhàn)，以及多年來推動整個行業(yè)創(chuàng)新的趨勢。
從歷史上看，芯片架構(gòu)創(chuàng)新一直是由短通道效應(yīng)(SCE)驅(qū)動的，它在實現(xiàn)功率性能面積(PPA)擴(kuò)展的同時發(fā)揮作用。當(dāng)溝道長度與源極-漏極損耗層處于同一數(shù)量級時，就會發(fā)生SCE。
多年來，一些創(chuàng)新，如應(yīng)力技術(shù)和高k金屬柵極，已經(jīng)實現(xiàn)了縮放。FinFET是晶體管器件歷史上第一次架構(gòu)上的變化，通過引入三柵極控制來實現(xiàn)縮放，從而使柵極長度縮放再延長幾代運(yùn)行時間。在晶體管器件的歷史上，全環(huán)柵納米片F(xiàn)ET是第二次采用完全不同的結(jié)構(gòu)。
將FinFET擴(kuò)展到7nm節(jié)點以上會導(dǎo)致sce加劇，促使從三柵極架構(gòu)向全環(huán)柵架構(gòu)的轉(zhuǎn)變。在半導(dǎo)體工業(yè)探索的全環(huán)柵架構(gòu)中，納米線提供了最好的靜電控制，而更寬的納米片提供了更高的“導(dǎo)通”電流，并比FinFET更好的靜電控制。
圖1顯示了FinFET和GAA納米片F(xiàn)ET的原理圖，其中突出顯示了兩種技術(shù)的關(guān)鍵組件。兩種技術(shù)之間的共同組件包括淺溝槽隔離、源/漏極外延和高k金屬柵極；而結(jié)構(gòu)上的差異包括FinFET的三柵極和納米片的全包圍柵極。
為了獲得性能上的優(yōu)勢，多個納米片必須相互堆疊，不像FinFET，一個鰭片組成一個器件。FinFET的溝道厚度是通過光刻法定義的，這限制了由于圖形分辨率而產(chǎn)生的縮放，而該溝道厚度(也稱為TSi，硅的厚度)是通過外延生長的Si層在外延生長的低濃度鍺SiGe層上定義的，在晶圓上提供優(yōu)越的溝道均勻性，并消除了工藝復(fù)雜性。
圖2顯示了GAA-FET，并強(qiáng)調(diào)了在過去幾年中經(jīng)過精心設(shè)計和廣泛研究的一些關(guān)鍵特征。這些特性包括水平堆疊形成一個器件的離散硅片、填充硅通道之間空間的高k金屬柵極、與大塊襯底的底部介電隔離、光刻定義的硅片寬度、工藝控制的柵極長度，以及用于柵極到源漏的隔離。
這些GAA納米片F(xiàn)ET的某些方面，如誘導(dǎo)應(yīng)變以增加空穴遷移率，一直是提高器件整體性能的熱門話題，但本文將不涉及。本文還對高功率和低功率器件的多閾值電壓(Multi-VT)選項、通道幾何形狀對器件性能的影響以及全介質(zhì)隔離的集成和影響等方面進(jìn)行了綜述。
GAA架構(gòu)晶體管到底有何優(yōu)勢？
傳統(tǒng)的平面晶體管（Planar FET）通過降低電壓來節(jié)省功耗，然而，平面晶體管的短溝道效應(yīng)限制了電壓的繼續(xù)降低，而FinFET（鰭式場效應(yīng)晶體管）的出現(xiàn)使得電壓得以再次降低，但隨著工藝的繼續(xù)推進(jìn)，F(xiàn)inFET已經(jīng)不足以滿足需求。于是，GAA（Gate-all-around，環(huán)繞柵極）技術(shù)應(yīng)運(yùn)而生。
典型的GAA形式——GAAFET是（Gate-all-around FETs）采用的是納米線溝道設(shè)計，溝道整個外輪廓都被柵極完全包裹，代表柵極對溝道的控制性更好。相比之下，傳統(tǒng)的FinFET 溝道僅3 面被柵極包圍。GAAFET 架構(gòu)的晶體管提供比FinFET 更好的靜電特性，可滿足某些柵極寬度的需求。這主要表現(xiàn)在同等尺寸結(jié)構(gòu)下，GAA 的溝道控制能力強(qiáng)化，尺寸可以進(jìn)一步微縮。
不過，三星認(rèn)為采用納米線溝道設(shè)計不僅復(fù)雜，且付出的成本可能也大于收益。因此，三星設(shè)計了一種全新的GAA形式——MBCFET（Multi-Bridge-Channel FET，多橋-通道場效應(yīng)管），采用多層堆疊的納米片來替代GAAFET中的納米線。這種納米片設(shè)計已被研究機(jī)構(gòu)IMEC當(dāng)作FinFET 架構(gòu)后續(xù)產(chǎn)品進(jìn)行大量研究，并由IBM 與三星和格羅方德合作發(fā)展。
三星表示，MBCFET可以在保留所有GAAFET優(yōu)點的情況下，最小化復(fù)雜度。同時，MBCFET的設(shè)計可以兼容之前的FinFET技術(shù)，可以直接將為FinFET的設(shè)計遷移到MBCFET上，在不提升面積的情況下，提升性能。
此外，在制造環(huán)節(jié)，此技術(shù)也具高度可制造性，因為其利用約90% FinFET 制造技術(shù)與設(shè)備，只需少量修改的光罩即可。
三星在去年就曾對外表示，MBCFET出色的柵極可控性，比三星原本FinFET 技術(shù)高出了31%，且納米片通道寬度可直接圖像化改變，設(shè)計更有靈活性。
三星的3nm GAA（MBCFET）工藝分為3GAAE (3nm Gate- AlI-Around Early）和3GAAP（3nm Gate- AlI-Around Plus）兩個階段。目前量產(chǎn)的正是3GAAE。
需要指出的是，三星基于GAA技術(shù)的3nm制程不同于臺積電FinFET架構(gòu)的3nm制程，所以三星要成功量產(chǎn)3nm GAA制程工藝，也需要新的設(shè)計和認(rèn)證工具。
據(jù)了解，三星3nm GAA制程工藝采用了新思科技的Fusion Design Platform平臺，來為其GAA 架構(gòu)的生產(chǎn)流程提供高度優(yōu)化參考方法。針對三星3nm GAA制程技術(shù)的物理設(shè)計套件（PDK）早在2019 年5 月就已發(fā)布，并在2020年通過了制程技術(shù)認(rèn)證。
新思科技數(shù)字設(shè)計部總經(jīng)理Shankar Krishnamoorthy當(dāng)時曾表示，GAA 晶體管結(jié)構(gòu)象征著制程技術(shù)進(jìn)步的關(guān)鍵轉(zhuǎn)換點，對保持下一波超大規(guī)模創(chuàng)新所需的策略至關(guān)重要。新思科技與三星戰(zhàn)略合作支持提供一流技術(shù)和解決方案，確保發(fā)展趨勢延續(xù)，以及為半導(dǎo)體產(chǎn)業(yè)提供機(jī)會。
臺積電與英特爾將在2nm引入GAA技術(shù)
一直以來，為了追趕臺積電，三星在先進(jìn)制程的推進(jìn)上一直都比較激進(jìn)。相比之下，作為業(yè)界龍頭的臺積電則一直比較穩(wěn)健。
臺積電在3nm制程工藝上并沒有選擇GAA架構(gòu)的晶體管，而是依然采用FinFET（鰭式場效應(yīng)晶體管），因為這將會為臺積電帶來更好的穩(wěn)定性，即可以復(fù)用之前成熟穩(wěn)定的技術(shù)，同時成本可能也能夠得到更好的控制。并且給臺積電預(yù)留更多的對GAA晶體管架構(gòu)優(yōu)化的時間。
根據(jù)臺積電此前2022年臺積電技術(shù)論壇上公布的數(shù)據(jù)顯示，其即將量產(chǎn)的依然采用FinFET晶體管架構(gòu)的N3E（3nm的低成本版）制程工藝，相比前代的5mm制程工藝，性能將提升18%，功耗可降低34%，晶體管密度可提升30%。
從這個數(shù)據(jù)來看，三星3nm GAA制程工藝的與其前代5nm制程工藝相比所帶來的性能提升幅度和功耗降低的幅度都要比臺積電（3nm VS. 5nm）更高。
而且，需要指出的是，三星3nm GAA制程工藝的晶體管密度只比其前代5nm制程工藝的晶體管密度僅提升了16%（面積可減少16%）。而臺積電3nm的晶體管密度相比其5nm則是提升了30%。也就是說三星3nm GAA制程工藝依靠更少的晶體管密度的提升，達(dá)到了更好的性能提升和功耗降低的幅度，顯然，這與全新的GAA架構(gòu)所帶來的提升直接相關(guān)。
我們從臺積電公布的其2nm GAA制程工藝與其3nm的對比數(shù)據(jù)，也同樣能夠看到GAA晶體管架構(gòu)所帶來的直接提升。
臺積電第一代采用納米片晶體管（Nanosheet，就是GAA）架構(gòu)的N2（即2nm）制程相較于其N3E（3nm的低成本版）工藝，在相同功耗下，性能將提升10~15%；而在相同性能下，臺積電2nm工藝的功耗將降低23~30%；晶體管密度僅提升了10%。
也就是說臺積電2nm GAA制程工藝僅用了10%的晶體管密度的提升，就帶來了最多15%的性能提升、最多30%的功耗的降低。已經(jīng)基本達(dá)到了臺積電3nm相比5nm的代際提升的幅度，而且后者還是在晶體管密度提升了30%的情況下實現(xiàn)的。這也再度反應(yīng)了GAA晶體管架構(gòu)所能夠帶來的提升。
與臺積電一樣，英特爾也選擇了在Intel 3（相當(dāng)于臺積電3nm制程工藝）繼續(xù)采用FinFET技術(shù)，預(yù)計在2023年量產(chǎn)，相比Intel 4可帶來每瓦性能上約18%的提升。直到Intel 20A（相當(dāng)于臺積電2nm制程工藝）英特爾才會使用RibbonFET（即GAA）技術(shù)，預(yù)計將領(lǐng)先臺積電在2024年上半年量產(chǎn)，但是具體的細(xì)節(jié)參數(shù)并未公布。
在GAA專利技術(shù)布局方面，之前的一份數(shù)據(jù)顯示，2011~2020年期間，全球有31.4%的GAA專利來自臺積電，20.6%來自三星。
先進(jìn)制程晶圓代工市場的競爭正在加劇
一直以來，三星都希望能夠在晶圓代工業(yè)務(wù)上超越臺積電，其中對于先進(jìn)制程的爭奪更是成為了雙方的焦點。搶先量產(chǎn)更為先進(jìn)的半導(dǎo)體制程工藝，不僅能夠體現(xiàn)自身的技術(shù)實力，同時也意味著三星能夠為客戶更快的生產(chǎn)更先進(jìn)的芯片，幫助客戶更快的在市場競爭當(dāng)中占據(jù)有利的地位。這也使得三星能夠憑借搶先量產(chǎn)更先進(jìn)的制程工藝搶到更多的客戶。
比如在2014年底，三星就搶先臺積電量產(chǎn)了14nm工藝，而臺積電16nm在2015年年中才開始量產(chǎn)。制程工藝上的領(lǐng)先，也使得三星在當(dāng)時順利拿下了蘋果iPhone 6S系列所采用的蘋果A9處理器的超過半數(shù)訂單。
但是，隨后不論是從用戶的體驗，還是專業(yè)的機(jī)構(gòu)的測試都顯示，基于三星14nm工藝A9處理器的iPhone 6S在體驗與續(xù)航表現(xiàn)上都要弱于臺積電16nm工藝A處理器的iPhone 6S。
而且在此之后，臺積電在10nm-7nm-5nm的量產(chǎn)上均持續(xù)領(lǐng)先于三星，這也使得蘋果從后續(xù)的A10處理器開始全部都交由臺積電獨家代工。
資料顯示，蘋果近年來一直是臺積電的第一大客戶，特別是隨著蘋果M系列處理器成功，給臺積電帶來的營收也進(jìn)一步大幅增長。在臺積電2021年總營收當(dāng)中，來自蘋果的營收占比或?qū)⑦_(dá)到近26%。
根據(jù)TrendForce的數(shù)據(jù)顯示，在今年一季度的晶圓代工市場，臺積電的市場份額高達(dá)53.6%，而排名第二的三星的市場份額僅有16.3%，份額差距巨大。
因此，對于三星來說，只在最先進(jìn)的制程工藝技術(shù)上領(lǐng)先臺積電，才有機(jī)會獲得蘋果這樣的頭部客戶的訂單，才有機(jī)會在晶圓代工市場獲得更高的市場份額，從而實現(xiàn)超越臺積電的目標(biāo)。
而為了實現(xiàn)對臺積電的超越，三星在2017年成立了獨立的晶圓代工事業(yè)部，對于晶圓代工業(yè)務(wù)的重視程度也提升到了一個新高度，同時也開始持續(xù)加大投入。根據(jù)此前的資料顯示，三星計劃在2030年之前投資133萬億韓元（約合1160億美元），以期成為全球最大的半導(dǎo)體代工企業(yè)。
與此同時，臺積電去年也宣布在未來三年累計資本開支提升到1000億美元。
在三星積極追趕臺積電的同時，市場也迎來了新的“攪局者”——英特爾。
去年3月，英特爾新任CEO基辛格宣布了IDM 2.0戰(zhàn)略，其中關(guān)鍵的一項舉措就是重啟晶圓代工業(yè)務(wù)，英特爾還陸續(xù)宣布了龐大的產(chǎn)能擴(kuò)張計劃，以及激進(jìn)的制程工藝路線圖。
首先，在產(chǎn)能方面，自去年以來，英特爾陸續(xù)宣布投資200美元在美國亞利桑那州建造兩座先進(jìn)制程晶圓廠、200億美元在美國俄亥俄州建造兩座先進(jìn)制程晶圓廠、30億美元擴(kuò)建美國俄勒岡州D1X 晶圓廠、未來10年在歐洲投資800億歐元（包括投資170億歐元在德國馬德堡建兩座先進(jìn)制程晶圓廠；投資約120億歐元，將愛爾蘭萊克斯利普的晶圓廠的制造空間擴(kuò)大一倍）等。
今年2月15日，英特爾還宣布以每股53美元的現(xiàn)金收購全球第十大晶圓代工廠——高塔半導(dǎo)體，交易總價值約為54億美元。英特爾稱，此收購大力推進(jìn)了英特爾的IDM2.0戰(zhàn)略，進(jìn)一步擴(kuò)大英特爾的制造產(chǎn)能、全球布局及技術(shù)組合，以滿足前所未有的行業(yè)需求。
在先進(jìn)制程工藝進(jìn)展方面，去年7月，英特爾就宣布將在2024年上半年量產(chǎn)Intel 20A工藝，并于2025年量產(chǎn)Intel 18A工藝。
隨后在今年3月，摩根士丹利投資者大會上，英特爾CEO基辛格回應(yīng)稱，對英特爾IDM 2.0 戰(zhàn)略計劃非常有信心，且目前英特爾先進(jìn)制程進(jìn)展皆超過預(yù)期。基辛格強(qiáng)調(diào)，Intel 7 制程進(jìn)入量產(chǎn)并開始增加產(chǎn)能。接下來四代先進(jìn)制程是由兩個團(tuán)隊同時進(jìn)行研發(fā)，一個是負(fù)責(zé)Intel 4 及改良版Intel 3 制程，另一個團(tuán)隊負(fù)責(zé)Intel 20A 及18A 制程。根據(jù)規(guī)劃Intel 20A依舊會在2024年上半年量產(chǎn)，而Intel 18A 制程將提前半年在2024年下半年量產(chǎn)。
由于臺積電和三星的2nm計劃的量產(chǎn)時間都是在2025年，因此，英特爾有望在2024年在先進(jìn)制程工藝超越臺積電和三星。
值得注意的是，去年英特爾就已宣布2024年上半年量產(chǎn)的Intel 20A工藝，將與高通達(dá)成合作。今年3月，基辛格也對外表示，未來最先進(jìn)的工藝都會提供晶圓代工服務(wù)，其中Intel 3、Intel 18A 制程都已經(jīng)找到客戶，但具體名單未透露。
根據(jù)英特爾對投資人公布的統(tǒng)計數(shù)據(jù)顯示，今年一季度英特爾的晶圓代工業(yè)務(wù)營收年增175%，是旗下主要業(yè)務(wù)中，成長幅度最驚人的業(yè)務(wù)，主要來自思科、亞馬遜等30多家客戶的訂單。
顯然，英特爾入局晶圓代工市場，將為本就競爭激烈的先進(jìn)制程晶圓代工市場帶來了新的競爭，臺積電、三星也將面臨新的挑戰(zhàn)。
