Imec放出半導(dǎo)體技術(shù)未來路線圖，牢牢抓住兩個關(guān)鍵詞
提醒一下，10 埃等于1納米，因此Imec的路線圖包含亞“1 納米”工藝節(jié)點。該路線圖概述了標(biāo)準(zhǔn) FinFET 晶體管將持續(xù)到 3nm，然后過渡到新的全柵 (GAA) 納米片設(shè)計，該設(shè)計將在 2024 年進入大批量生產(chǎn)。Imec繪制了 2nm和A7（0.7nm）Forksheet設(shè)計的路線圖，隨后分別是A5和A2的CFET 和原子通道等突破性設(shè)計。
隨著時間的推移，轉(zhuǎn)移到這些較小的節(jié)點變得越來越昂貴，并且使用單個大芯片構(gòu)建單片芯片的標(biāo)準(zhǔn)方法已經(jīng)讓位于小芯片。基于小芯片的設(shè)計將各種芯片功能分解為連接在一起的不同芯片，從而使芯片能夠作為一個內(nèi)聚單元發(fā)揮作用——盡管需要權(quán)衡取舍。
Imec 對 CMOS 2.0 范式的設(shè)想包括將芯片分解成更小的部分，將緩存和存儲器分成具有不同晶體管的自己的單元，然后以 3D 排列堆疊在其他芯片功能之上。這種方法還將嚴(yán)重依賴背面供電網(wǎng)絡(luò) (BPDN)，該網(wǎng)絡(luò)通過晶體管的背面路由所有電力。
由以上信息可以看出，未來十年小芯片和3D堆疊芯片等技術(shù)將是實現(xiàn)1nm甚至更先進工藝的關(guān)鍵技術(shù)。
小芯片時代
在湖南開幕的2022世界計算大會上，中國工程院院士盧錫城表示，高性能計算已經(jīng)成為了熱門賽道，國內(nèi)雖然有許多相關(guān)新興企業(yè)，但是擁有有影響力原創(chuàng)技術(shù)的初創(chuàng)企業(yè)，一家都沒有，而全球這樣的企業(yè)卻有1700多家。
高性能計算這條新賽道，競爭之激烈難以想象，我們還出師不利，暫時處于落后地位。再加上美在一旁打壓和斷供，未來的挑戰(zhàn)將會更加嚴(yán)峻。
院士進一步指出，芯片制程已經(jīng)進入后摩爾時代，像CPU這樣的芯片性能提升遇到了很大的瓶頸。過去可能兩年就能翻一倍，現(xiàn)在要二十年才有可能。然而這種發(fā)展又跟不上高計算的需求，所以新的賽道被開發(fā)，也成為了一種必需。
小芯片或?qū)⒊蔀槲磥砗荛L一段時間內(nèi)的“救命稻草”。所謂小芯片，實際上就是半導(dǎo)體產(chǎn)業(yè)先進封裝的一個新細分領(lǐng)域，也就是業(yè)界現(xiàn)在時常掛在嘴邊的“Chiplet”（芯粒）。小芯片本身成本低，性能強，絲毫不遜色于傳統(tǒng)芯片。
再者，小芯片還能夠通過“組合”，“堆疊”的方式，將幾個中等制程工藝的芯片結(jié)合在一起，使之具備先進制程工藝芯片的性能。
所以，除了能夠應(yīng)對日益增長的性能需求之外，小芯片也是解決斷供危機的可行之道。像是飽受斷供困擾的華為，就將大量的研發(fā)資源投入了小芯片，希望能夠借助小芯片擺脫斷供困境。
國產(chǎn)Chiplet背后的五大挑戰(zhàn)
盡管爭議頗多，但中國已經(jīng)開始布局和重視Chiplet技術(shù)的發(fā)展，畢竟美國企業(yè)已經(jīng)跑在了前面。
目前在國內(nèi)，華為海思半導(dǎo)體是最早研究Chiplet芯片的科技公司之一。后來，包括芯片IP公司芯原股份、長電科技、通富微電、寒武紀(jì)等企業(yè)都在發(fā)力Chiplet技術(shù)。據(jù)中國證券報統(tǒng)計，A股中布局Chiplet的概念股有8只。
同時，寒武紀(jì)第四代Al處理器MLUarch03、壁仞科技通用GPU BR100等一批基于Chiplet技術(shù)的國產(chǎn)芯片都已經(jīng)對外量產(chǎn)或測試使用。
去年12月27日，龍芯中科（688047.SH）宣布完成了一款面向服務(wù)器市場的32核CPU處理器“龍芯3D5000”的初樣芯片驗證。而3D5000就是通過Chiplet技術(shù)，把兩個3C5000的硅片封裝在一起。龍芯預(yù)計將在2023年上半年向產(chǎn)業(yè)鏈伙伴提供樣片、樣機。
不過，雖然上述芯片基本都是國內(nèi)企業(yè)的設(shè)計、銷售，但是它們依然基于海外的制造和集成工藝，IP（知識產(chǎn)權(quán)）也不可避免的用到了美國技術(shù)，中國Chiplet產(chǎn)業(yè)鏈國產(chǎn)化率較低。
僅芯片 IP 市場來看，2021年，英國Arm公司和美國Synopsys分別以40.4%、19.7%高市占率穩(wěn)居全球第一、第二位置，而中國大陸僅有芯原股份以3.3%的全球市占率擠進前十名。
國產(chǎn)化率偏低背后原因，與制造能力和封裝技術(shù)企業(yè)支持力度較弱，部分EDA工具、高性能芯粒間互聯(lián)接口、測試技術(shù)等關(guān)鍵技術(shù)空白，以及缺少國內(nèi)廣泛接受的統(tǒng)一Chiplet標(biāo)準(zhǔn)等諸多因素有關(guān)。
吳華強表示，國內(nèi)具備Chiplet的基礎(chǔ)能力，但發(fā)展問題突出。他提到以下五點問題與挑戰(zhàn)：
制造能力同國外還存在差距，先進封裝技術(shù)水平需要進一步提升；
國內(nèi)缺少廣泛接受的統(tǒng)一Chiplet標(biāo)準(zhǔn)，多種標(biāo)準(zhǔn)分散，不利于形成合力，浪費產(chǎn)業(yè)資源；
國內(nèi)產(chǎn)業(yè)鏈協(xié)調(diào)聯(lián)動不夠，企業(yè)開展Chiplet產(chǎn)品研制需要多方協(xié)調(diào)，自己彌合產(chǎn)業(yè)鏈，制約了技術(shù)創(chuàng)新的快速發(fā)展；
Chiplet技術(shù)難度高，中小企業(yè)面臨較高的門檻，既缺少相關(guān)經(jīng)驗，又無法獨立承擔(dān)大量的技術(shù)攻關(guān)，產(chǎn)業(yè)生態(tài)建設(shè)刻不容緩；
部分EDA工具、高性能芯粒間互聯(lián)接口、測試技術(shù)等關(guān)鍵技術(shù)存在空白。
一位半導(dǎo)體行業(yè)人士對鈦媒體App表示，由于Chiplet可以延伸出很多新的封裝方案，比如臺積電提出的Passive Interposer（2.5D) 以及英特爾提出的Silicon Bridges等，但這些核心技術(shù) IP 并不會銷售給中芯國際、長電科技等。因此，一旦國內(nèi)芯片封裝公司想要做Chiplet，就需要大量的投資做研發(fā)、做測試驗證等，而下游需求訂單是否真的存在，依然是一個未知數(shù)。
以國內(nèi)晶圓封裝“一哥”長電科技為例。2022年，該公司計劃資本開支60億元，占去年前三季度營收的四分之一左右，其中大部分都是投入包括Chiplet在內(nèi)的先進封裝技術(shù)。另外長電還成立了設(shè)計服務(wù)事業(yè)部，去年11月向其全資子公司增資至10億元，主要為了獲得Chiplet設(shè)計訂單進行協(xié)作和服務(wù)。但截至目前，長電科技并沒有公布相關(guān)客戶到底有多少、Chiplet市場規(guī)模化需求是否存在等。
“Chiplet推動起來的難度主要在于中國企業(yè)普遍有技術(shù)的不自信。盡管很多企業(yè)都加入了英特爾、臺積電主導(dǎo)的Ucle聯(lián)盟，但英特爾并不能把相關(guān)技術(shù)細節(jié)進行公開，尤其中國企業(yè)只是標(biāo)準(zhǔn)的貢獻者成員（contributor member）。”上述行業(yè)人士表示，很多企業(yè)在營收面前，都會對Chiplet投入保持謹(jǐn)慎態(tài)度。在短期商業(yè)需求沒那么確定下，大家都質(zhì)疑Chiplet是否可以全力去投入，還是說只能作為嘗試性項目。
吳華強建議，國內(nèi)需要構(gòu)建Chiplet產(chǎn)業(yè)聯(lián)盟，形成合力突圍，而且要打造Chiplet標(biāo)準(zhǔn)化、產(chǎn)業(yè)化、產(chǎn)品化、生態(tài)化。
“制定高質(zhì)量的國內(nèi)Chiplet技術(shù)標(biāo)準(zhǔn)，統(tǒng)一行業(yè)接口，擴大共同的芯粒市場；補足、拉通國內(nèi)產(chǎn)業(yè)鏈條，建設(shè)完善的Chiplet產(chǎn)業(yè)；支持新商業(yè)模式、新業(yè)態(tài)的發(fā)展，打造繁榮活躍的創(chuàng)新環(huán)境；以高算力芯片等關(guān)鍵芯片為牽引．依靠市場機制牽引技術(shù)應(yīng)用，加快國內(nèi)Chiplet芯片產(chǎn)品化；加強國內(nèi)Chiplet生態(tài)建設(shè)，包括標(biāo)準(zhǔn)體系建設(shè)、產(chǎn)業(yè)鏈動調(diào)機制建設(shè)、公共技術(shù)服務(wù)平臺建設(shè)、開放的IP、芯粒資源池建設(shè)、參考流程研發(fā)等。”吳華強表示。
堆疊讓性能提升更快
隨著半導(dǎo)體技術(shù)的不斷發(fā)展，芯片堆疊已經(jīng)成為了一個備受關(guān)注的話題。這種技術(shù)可以將多個芯片堆疊在一起，從而提高處理器的性能和功耗控制效果。但是，芯片堆疊技術(shù)的發(fā)展也存在著一些挑戰(zhàn)和難點。比如，如何在實現(xiàn)高性能的同時維持盡可能低的功耗和溫度，以及如何確保芯片之間的互聯(lián)效果等。
在這樣的背景下，不同制造廠商也采用了不同的制造工藝和芯片堆疊方式來實現(xiàn)更出色的性能表現(xiàn)。
比如，以三星為例，他們采用了“超級堆疊”（X-Cube）技術(shù)。這種技術(shù)可以將不同類型的芯片層疊在一起，提高處理器能力的同時減少熱效應(yīng)。目前，三星公司已經(jīng)推出了基于7nm工藝的Exynos 990處理器，該處理器采用了三星自主研發(fā)的超級堆疊技術(shù)，實現(xiàn)了更快速的運行和更優(yōu)秀的功耗控制效果。
另外，英特爾也在芯片堆疊技術(shù)方面有所進展。他們采用了一個名為Foveros的堆疊架構(gòu)，在該架構(gòu)中，不同的晶體管堆疊在一起來實現(xiàn)更出色的性能。目前，英特爾正在開發(fā)基于10nm工藝的Lakefield處理器，該處理器將采用Foveros技術(shù)。
而在國內(nèi)，華為也在芯片堆疊技術(shù)方面進行了嘗試。他們推出了基于7nm工藝的麒麟970處理器，該處理器采用了一種名為“緊湊型芯片模組”（Compact Chip Module，簡稱CCM）的芯片堆疊方式。通過這種方式，華為在維持高性能的同時，也能夠控制功耗和溫度。
然而，對于芯片堆疊技術(shù)來說，制造工藝也是非常重要的一環(huán)。目前，全球芯片制造廠商已經(jīng)開始推出3nm、5nm和7nm等先進工藝的芯片。而與此相比，像臺積電、三星等公司采用了先進的6nm、5nm 甚至更小的工藝制造芯片，以及使用了更多的層次堆疊技術(shù)，從而實現(xiàn)了更出色的性能。
正如業(yè)內(nèi)人士所指出的，芯片堆疊技術(shù)只是整個技術(shù)發(fā)展的一個環(huán)節(jié)，與制造工藝、設(shè)計方案、硬件設(shè)計等因素密切相關(guān)。目前，全球芯片制造業(yè)正處于技術(shù)競爭日益激烈的時期，如何通過不斷地技術(shù)突破和產(chǎn)業(yè)協(xié)同，才能在芯片堆疊技術(shù)等領(lǐng)域中更好地實現(xiàn)“彎道超車”。
總的來說，芯片堆疊技術(shù)無疑會為未來的芯片產(chǎn)業(yè)發(fā)展帶來更多的機遇和挑戰(zhàn)。只有通過不斷技術(shù)創(chuàng)新和產(chǎn)業(yè)協(xié)同，才能保持技術(shù)的領(lǐng)先優(yōu)勢，并在這個領(lǐng)域中實現(xiàn)更出色的性能表現(xiàn)。
