7月25日，據(jù)中國臺(tái)媒工商時(shí)報(bào)消息，因先進(jìn)封裝產(chǎn)能供不應(yīng)求，臺(tái)積電計(jì)劃斥資900億元新臺(tái)幣（約合人民幣205.84億元）設(shè)立生產(chǎn)先進(jìn)封裝的晶圓廠，預(yù)計(jì)創(chuàng)造約1500個(gè)就業(yè)機(jī)會(huì)。

近日，中國臺(tái)灣竹科管理局正式發(fā)函，同意臺(tái)積電取得竹科銅鑼園區(qū)約7公頃土地。臺(tái)積電表示，將打造最新CoWoS先進(jìn)封測廠，預(yù)估2023年第四季開始整地，2024年下半年開始動(dòng)工，2026年建廠完成，力拼2027年上半年、最遲第三季開始量產(chǎn)，并以月產(chǎn)能11萬片12英寸晶圓的3D Fabric制程技術(shù)產(chǎn)能，紓緩爆發(fā)的需求。

據(jù)悉，臺(tái)積電第六座先進(jìn)封裝廠落腳竹科銅鑼園區(qū)后，將規(guī)劃以系統(tǒng)整合芯片（SoIC）、整合扇出型封裝（InFO）、基板上晶圓上芯片封裝（CoWoS）為主力。

臺(tái)積電總裁魏哲家20日法說會(huì)上坦言，人工智能相關(guān)需求增加，對(duì)臺(tái)積電是正面趨勢，預(yù)測未來五年內(nèi)將以接近50%年增長率成長，并占臺(tái)積電營收約1成，因此臺(tái)積電CoWoS先進(jìn)封裝產(chǎn)能的建設(shè)是“越快越好”。

先進(jìn)封裝技術(shù)方案

（1）倒裝芯片（Flip-Chip,FC）

常規(guī)芯片封裝流程中包括貼裝、引線鍵合兩個(gè)關(guān)鍵的供需，而FC則合二為一，直接通過芯片上呈陣列排布的凸點(diǎn)來實(shí)現(xiàn)芯片與封裝襯底的互聯(lián)，由于芯片是倒扣在封裝襯底上的，與常規(guī)芯片放置相反，故稱為倒裝片。

與引線鍵合工藝相比，倒裝工藝具備多個(gè)優(yōu)點(diǎn)：（1）I/O密度高；（2）互聯(lián)長度大幅縮短，互連電阻、電感更??；（3）芯片中產(chǎn)生的熱量可通過焊料凸點(diǎn)直接傳輸?shù)斗庋b沉底，芯片散熱性更好。


（2）2.5D封裝與3D封裝

2.5D 封裝和 3D 封裝是高密度封裝技術(shù)的兩種不同形式。2.5D封裝：裸片并排放置在具有硅通孔（TSV）的中介層頂部。其底座，即硅中介層（Silicon Interposer），可提供芯片之間的互聯(lián)。

3D封裝：又稱為疊層芯片封裝技術(shù)，3D封裝可采用凸塊或硅通孔技術(shù)（Through Silicon Via，TSV），TSV是利用垂直硅通孔完成芯片間互連的方法，由于連接距離更短、強(qiáng)度更高，能實(shí)現(xiàn)更小更薄而性能更好、密度更高、尺寸和重量明顯減小的封裝，而且還能用于異種芯片之間的互連。


（3）晶圓級(jí)封裝（Wafer Level Package,WLP）

WLP晶圓級(jí)封裝，直接在晶圓上進(jìn)行大部分或全部的封裝測試程序，之后再進(jìn)行切割制成單顆芯片。采用這種封裝技術(shù)，不需要引線框架、基板等介質(zhì)，芯片的封裝尺寸減小，批量處理也使生產(chǎn)成本大幅下降。

WLP可分為扇入型晶圓級(jí)封裝（Fan-In WLP）和扇出型晶圓級(jí)封裝（Fan-Out WLP）兩大類：1）扇入型直接在晶圓上進(jìn)行封裝，封裝完成后進(jìn)行切割，布線均在芯片尺寸內(nèi)完成，封裝大小和芯片尺寸相同；2）扇出型基于晶圓重構(gòu)技術(shù)，將切割后的各芯片重新布置到人工載板上，芯片間距離視需求而定，之后再進(jìn)行晶圓級(jí)封裝，最后再切割，布線可在芯片內(nèi)和芯片外，得到的封裝面積一般大于芯片面積，但可提供的I/O數(shù)量增加。


（4）系統(tǒng)級(jí)封裝（SiP）

系統(tǒng)級(jí)封裝屬于廣義的先進(jìn)封裝，側(cè)重于系統(tǒng)屬性。包括處理器、存儲(chǔ)器、FPGA等功能芯片集成在一個(gè)封裝內(nèi)，從而實(shí)現(xiàn)一個(gè)基本完整的功能。但SiP并不是先進(jìn)封裝特定的某種技術(shù)方案，因?yàn)镾iP可能采用傳統(tǒng)的Wire Bonding（引線鍵合技術(shù)）工藝，也可能采用先進(jìn)封裝的Flip-Chip工藝。但隨著系統(tǒng)對(duì)性能、功耗、體積的要求越來越高，集成密度的需求也越來越高，SiP也會(huì)越來越多地采用先進(jìn)封裝工藝。SiP指代的是封裝整體，Chiplet/Chip是封裝中的單元，先進(jìn)封裝是由Chiplet/Chip組成的，2.5D和3D是先進(jìn)封裝的工藝手段。

（5）Chiplet

Chiplet是通過總線和先進(jìn)封裝技術(shù)實(shí)現(xiàn)異質(zhì)集成的封裝形式。Chiplet也稱為小芯片或芯粒，該技術(shù)通過將多個(gè)芯片裸片（Die）通過內(nèi)部互聯(lián)技術(shù)集成在一個(gè)封裝內(nèi)，構(gòu)成專用功能的異構(gòu)芯片。通過采用2.5D、3D等高級(jí)封裝技術(shù)，Chiplet可實(shí)現(xiàn)多芯片之間的高速互聯(lián)，提高芯片系統(tǒng)的集成度，擴(kuò)展其性能、功耗優(yōu)化的空間。相對(duì)SoC系統(tǒng)級(jí)芯片的傳統(tǒng)設(shè)計(jì)方法，Chiplet技術(shù)方案不需要購買IP或者自研生產(chǎn)，只需要購買已經(jīng)實(shí)現(xiàn)好的小硅片進(jìn)行封裝集成，且IP可以復(fù)用。所以Chiplet可以看成是一種硬核形式的IP，但它是以芯片的形式提供的。

3D Chiplet是Chiplet進(jìn)一步的發(fā)展。3D Chiplet是由AMD在2021年6月首先提出的，通過3D TSV將Chiplet集成在一起，同時(shí)為了提高互聯(lián)密度，采用了no Bump的垂直互聯(lián)結(jié)構(gòu)。


先進(jìn)封裝驅(qū)動(dòng)力分析

1、大算力時(shí)代來臨，HPC成為半導(dǎo)體第一大需求驅(qū)動(dòng)力

2022年Q1開始，HPC逐漸超越手機(jī)成為半導(dǎo)體第一大需求驅(qū)動(dòng)力。5G手機(jī)滲透率逐漸飽和，隨著人工智能的發(fā)展，需要處理的數(shù)據(jù)量指數(shù)級(jí)增長，AI服務(wù)器、高性能計(jì)算等算力需求迎來爆發(fā)式增長。

智能算力規(guī)?？焖僭鲩L，大算力時(shí)代來臨。算力作為人工智能的要素之一，在數(shù)字經(jīng)濟(jì)發(fā)展、產(chǎn)業(yè)智能化升級(jí)的進(jìn)程中發(fā)揮巨大作用。根據(jù)IDC預(yù)測，到2026年，我國智能算力規(guī)模將達(dá)到1271.4EFLOPS，2022-2026年化復(fù)合增長率達(dá)47.58%。


2、異構(gòu)集成通過先進(jìn)封裝工藝實(shí)現(xiàn)異構(gòu)計(jì)算以提升算力

以AI服務(wù)器產(chǎn)業(yè)鏈為代表的硬件產(chǎn)品將充分受益于人工智能發(fā)展的浪潮。據(jù)預(yù)測，在AI+應(yīng)用廣泛落地的刺激下，AI服務(wù)器2023年出貨量預(yù)計(jì)將同比增長38.4%，2022-2026年AI服務(wù)器的年化復(fù)合增長率將達(dá)22%。

AI服務(wù)器采用的是異構(gòu)計(jì)算架構(gòu)。異構(gòu)計(jì)算（Heterogeneous Computing），是指將CPU、GPU、FPGA、DSP等不同架構(gòu)的運(yùn)算單元整合到一起進(jìn)行并行計(jì)算。主要由CPU完成不可加速部分的計(jì)算以及整個(gè)系統(tǒng)的控制調(diào)度，由GPU/FPGA/DSP完成特定的任務(wù)和加速，具備計(jì)算能力強(qiáng)、可擴(kuò)展性好、資源利用率高、發(fā)展?jié)摿Υ蟮葍?yōu)點(diǎn)。

異構(gòu)集成通過先進(jìn)封裝工藝將多個(gè)高性能算力芯片集成在一個(gè)系統(tǒng)中，實(shí)現(xiàn)異構(gòu)計(jì)算以提升算力。異構(gòu)集成（Heterogeneous Integration），準(zhǔn)確的全稱為異質(zhì)異構(gòu)集成，異構(gòu)代表采用的不同工藝節(jié)點(diǎn)，異質(zhì)代表不同模塊使用的半導(dǎo)體材料不同。異構(gòu)集成通過先進(jìn)封裝工藝將不同工藝節(jié)點(diǎn)、不同材質(zhì)的高性能芯片集成在一起，使在單個(gè)封裝內(nèi)構(gòu)建復(fù)雜系統(tǒng)成為了可能，能夠快速達(dá)到異構(gòu)計(jì)算系統(tǒng)內(nèi)的芯片所需要的功耗、體積、性能的要求，從而使異構(gòu)計(jì)算可以通過整合不同架構(gòu)的運(yùn)算單元來進(jìn)行并行計(jì)算，達(dá)到提升算力的目的。

在存算一體大算力領(lǐng)域，已有國內(nèi)企業(yè)走在前列。存算一體架構(gòu)將不同類型的處理器和存儲(chǔ)組件等集成到同一個(gè)芯片上，是異構(gòu)集成的一種形式，目前在該領(lǐng)域已有國內(nèi)企業(yè)取得突破。2023年5月，后摩智能正式發(fā)布國內(nèi)首款存算一體智駕芯片——鴻途H30。該芯片僅用12nm工藝制程，其物理算力實(shí)現(xiàn)了高達(dá)256TOPS，在Int8全精度的計(jì)算提供下，計(jì)算延時(shí)只有1.5ns，能效比為30-150TOPS/W，比業(yè)界同等精度計(jì)算條件下的水平提高了3倍以上。H30芯片采用的是后摩智能自研的AI處理器架構(gòu)—IPU，將面向智能駕駛、通用人工智能等領(lǐng)域。與國際巨頭的某款智能駕駛8nm芯片相比，在Resnet50網(wǎng)絡(luò)的條件下，后摩智能H30的性能可以達(dá)到友商的2倍以上。


3、Chiplet有望成為高端算力芯片的主流封裝方案，助力國產(chǎn)芯片“破局”

高性能計(jì)算的應(yīng)用場景不斷拓寬，對(duì)算力芯片性能提出更高要求，進(jìn)而拉動(dòng)了先進(jìn)封裝及Chiplet工藝的需求。隨著AI大模型數(shù)據(jù)處理需求的持續(xù)提升，對(duì)算力芯片性能提出更高要求。Chiplet是高性能算力芯片的封裝解決方案之一，其在設(shè)計(jì)、生產(chǎn)環(huán)節(jié)均進(jìn)行了效率優(yōu)化，能有效降低成本并持續(xù)提高系統(tǒng)集成度。Chiplet需要采用先進(jìn)封裝工藝中的異構(gòu)集成技術(shù)進(jìn)行實(shí)現(xiàn)，因而Chiplet的高增長亦將帶動(dòng)異構(gòu)集成的需求提升。根據(jù)Omdia預(yù)測，隨著人工智能、高性能計(jì)算、5G等新興應(yīng)用領(lǐng)域需求滲透，2035年全球Chiplet市場規(guī)模有望達(dá)到570億美元，2018-2035年復(fù)合年均增長率為30.16%，發(fā)展勢頭強(qiáng)勁。

與傳統(tǒng)SoC相比，Chiplet在設(shè)計(jì)靈活度、良率等方面優(yōu)勢明顯。（1）降低單片晶圓集成工藝良率風(fēng)險(xiǎn)，達(dá)到成本可控，有設(shè)計(jì)彈性，可實(shí)現(xiàn)芯片定制化；（2）Chiplet將大尺寸的多核心的設(shè)計(jì)，分散到較小的小芯片，更能滿足現(xiàn)今高效能運(yùn)算處理器的需求；（3）彈性的設(shè)計(jì)方式不僅提升靈活性，且可實(shí)現(xiàn)包括模塊組裝、芯片網(wǎng)絡(luò)、異構(gòu)系統(tǒng)與元件集成四個(gè)方面的功能。

針對(duì)先進(jìn)制程，Chiplet更具成本優(yōu)勢。是Chiplet允許使用不同的制程制造異構(gòu)芯片，例如高性能模塊采用7nm，其他模塊只需要14nm或28nm就可以做到性能最大化，使系統(tǒng)整體的功能密度非常接近于7nm的集成。AMD采用“7nm+14nm”的Chiplet設(shè)計(jì)方案，較7nm的單芯片集成的成本下降了接近一半。AMD認(rèn)為是否使用Chiplet設(shè)計(jì)思想的動(dòng)機(jī)，在于性能、功耗與造價(jià)能否妥協(xié)。Chiplet對(duì)成本下降的效果會(huì)隨著核數(shù)（芯片核心的數(shù)量）的降低而邊際減小，因此未來可能會(huì)出現(xiàn)一個(gè)價(jià)格的均衡點(diǎn)來判斷采用Chiplet技術(shù)是否更具有經(jīng)濟(jì)效益。

中美科技摩擦加劇背景下國內(nèi)先進(jìn)制程發(fā)展受限，Chiplet是國產(chǎn)芯片“破局”路徑之一。近年來國外限制我國芯片先進(jìn)制程的發(fā)展，使我國高端芯片領(lǐng)域面臨“卡脖子”問題。Chiplet降低了芯片設(shè)計(jì)的成本與門檻，且其IP復(fù)用的特性提高了設(shè)計(jì)的靈活性，是國產(chǎn)芯片“破局”路徑之一。2023年2月，北極雄芯發(fā)布了國內(nèi)首款基于異構(gòu)Chiplet集成的智能處理芯片。該芯片采用12nm工藝生產(chǎn)，HUB Chiplet采用RISC-VCPU核心，可通過靈活搭載多個(gè)NPU Side Die提供8-20TOPS（INT8）稠密算力。該芯片可用于AI推理、隱私計(jì)算、工業(yè)智能等不同場景，有效解決了下游客戶在算法適配、迭代周期、算力利用率、算力成本等各方面難以平衡的核心痛點(diǎn)。


中國封測行業(yè)前進(jìn)

根據(jù)中國半導(dǎo)體行業(yè)協(xié)會(huì)數(shù)據(jù)，2021年國內(nèi)集成電路產(chǎn)業(yè)銷售額10458.3億元，同比增長18.2%，其中設(shè)計(jì)、制造、封測環(huán)節(jié)的銷售額分別為4519億、3176.3億、2763億元，封測環(huán)節(jié)收入占比約26%。中商產(chǎn)業(yè)研究院預(yù)計(jì)，2022年國內(nèi)封測環(huán)節(jié)銷售額將達(dá)3197億元。前瞻產(chǎn)業(yè)研究院預(yù)測，到2026年中國大陸封測市場規(guī)模將達(dá)到4429億元，2021-2026年CAGR約為9.9%，高于2019-2020年的7.0%。

中國大陸占據(jù)全球前十大外包封測廠三席的分別是第三的長電科技、第六的通富微電和第七的華天科技。此外，晶方科技憑借CIS芯片躋身A股封測“四小龍”之列，其超85%產(chǎn)品為晶圓級(jí)封測產(chǎn)品，主要對(duì)應(yīng)CIS和指紋識(shí)別芯片。

2021年，長電科技實(shí)現(xiàn)營業(yè)收入305.02億元，同比增長15.26%；實(shí)現(xiàn)歸母凈利潤29.59億元，同比增長126.83%，扣非凈利潤增161.22%。長電科技表示，目前先進(jìn)封裝已成為公司的主要收入來源，先進(jìn)封裝生產(chǎn)量34,812.86百萬顆，占到所有封裝類型的45.5%，其中主要來自于系統(tǒng)級(jí)封裝，倒裝與晶圓級(jí)封裝等類型。

通富微電2021年實(shí)現(xiàn)營業(yè)收入158.12億元，同比增長46.84%；實(shí)現(xiàn)歸母凈利潤9.57億元，同比增長182.69%，扣非凈利潤增長284.35%。2021年，在先進(jìn)封裝方面公司已大規(guī)模生產(chǎn)Chiplet產(chǎn)品，7nm產(chǎn)品已大規(guī)模量產(chǎn)，5nm產(chǎn)品已完成研發(fā)即將量產(chǎn)。

華天科技2021年?duì)I收120.97億元，同比增長44.32%；歸母凈利潤14.16億元，同比增長101.75%，扣非凈利潤增長106.96%。華天科技現(xiàn)已掌握3D、SiP、MEMS、FC、TSV、Bumping、Fan-Out、WLP等先進(jìn)封裝技術(shù)。

晶方科技2021年?duì)I收14.11億元，同比增長27.88%；歸母凈利潤5.76億元，同比增長50.95%，扣非凈利潤同比增長43.24%。2021年，晶方科技持續(xù)加強(qiáng)集成電路先進(jìn)封裝技術(shù)（晶圓級(jí)TSV封裝技術(shù)、Fan-out晶圓級(jí)技術(shù)、SIP系統(tǒng)級(jí)封裝技術(shù)等）的研發(fā)與創(chuàng)新。

隨著封測環(huán)節(jié)的重要性越來越高，國內(nèi)的IDM公司也在擴(kuò)展封測產(chǎn)線。聞泰科技發(fā)布公告稱，10月24日，聞泰科技（以下簡稱“公司”）孫公司安世半導(dǎo)體（中國）有限公司與東莞市黃江鎮(zhèn)人民政府簽署了《安世半導(dǎo)體（中國）有限公司封測廠擴(kuò)建項(xiàng)目投資協(xié)議》。本次項(xiàng)目投資總額約為人民幣30億元，投資的項(xiàng)目為安世半導(dǎo)體（中國）有限公司封測廠擴(kuò)建項(xiàng)目，從事產(chǎn)業(yè)內(nèi)容包括但不限于分立器件、模擬&邏輯 ICs、功率 MOSFETs。