關于Chiplets（俗稱小芯片，也就是將不同制程工藝的裸片die封裝在一起，組成一個系統級大芯片）的發展前景，最近，有機構給出了一份非常樂觀的預測報告。

據Market.us統計和預測，2023年，Chiplets市場規模為31億美元，2024年將達到44億美元，到2033年，將增長到1070億美元，2024——2033年的復合年增長率（CAGR）將達到42.5%。

2023年，高性能CPU占據Chiplets市場的主導地位，份額達到41%。在高性能計算（HPC）應用領域，模塊化的CPU設計提供了更高效的處理能力，CPU Chiplets與其它類型Chiplets（如GPU和內存）集成的靈活性也推動著它們的普及。

GPU Chiplets也越來越受歡迎，尤其是在高端游戲、人工智能和機器學習應用中；內存Chiplets也至關重要，特別是在需要大型快速內存池的應用中，例如大數據分析和云計算。

2023年，由于智能手機、筆記本電腦和可穿戴設備的進步，消費類電子產品以超過26%的份額主導著Chiplets應用市場；IT和電信服務應用占比在24%左右，這主要得益于數據中心的高性能計算需求增長。

2023年，亞太地區成為Chiplets的主導力量，占據了31%的市場份額，這主要得益于該地區先進的半導體制造能力和快速的技術進步。


Chiplet加速芯片原型設計

Chiplet是將滿足特定功能的die（裸片），通過die-to-die內部互聯技術實現多個模塊芯片與底層基礎芯片封裝在一起，形成一個系統芯片。這種設計可以加快原型制作，實現快速上市。

在當前的芯片設計里，包含了CPU、GPU、DSP、ISP、NPU、Modem和接口IP等眾多不同功能的單元，在高度集成化的芯片里，先進制程會對所有的單元進行性能提升。不過，設計人員很快就發現，并不是所有的功能單元都需要那么高的制程，比如接口IP和模擬電路等對工藝制程的要求都沒有那么高。

于是乎，Chiplet技術對芯片設計進行了分解，從設計時就先按照不同的計算單元或功能單元對其進行分解，然后每個單元選擇最適合的半導體制程工藝進行分別制造，再通過先進封裝技術將各個單元彼此互聯，最終集成封裝為一個系統級芯片組。

毫無疑問，Chiplet是非常適合用于制造復雜度高的大芯片的，可以被看作是半導體IP經過設計和制程優化后的硬件化產品，其業務形成也從半導體IP的軟件形式轉向到Chiplet的硬件形式。Chiplet的實現開啟了IP的新型復用模式，即硅片級別的IP復用。

不僅如此，Chiplet能夠顯著幫助提升設計良率。芯片工藝制造的良率主要受到Bose-Einstein模型的影響，其中芯片面積、缺陷密度和掩膜版層數越大，芯片制造的良率就越低，Chiplet則能夠大幅降低這幾項指數，以提升良率。單個芯片的面積一般不超過800mm*800mm，如果裸芯的面積是400mm*400mm，良率才35.7%，縮小到200mm*200mm，良率會迅速提升到75%。面積縮小只是一個表象，實際上在面積縮小的同時，缺陷密度也會隨之降低，撞上缺陷的概率就會降低，且芯片面積縮小往往設計復雜度也會減小，掩膜版層數也就不需要那么多了。

另外，Chiplet能夠有效降低芯片的功耗，這也是PPA中一項重要的指數。比如AMD的Radeon RX 7900 XTX，通過采用Chiplet技術，每瓦性能較上一代改善了54%。

需進一步形成產業鏈分工

Chiplet，又稱芯粒，為半導體工藝發展方向之一。業內人士認為，該方案通過將多個裸芯片進行先進封裝可實現對先進制程迭代的彎道超車。

據了解，大模型時代對AI芯片的算力需求快速增加。與傳統的SoC芯片方案相比，Chiplet模式具有設計靈活性、成本低、上市周期短的優勢，在一定程度上可以平衡大芯片的算力需求與成本，因而成為眾多企業布局和資本青睞的新方向。

Chiplet的產業規模也在不斷擴大。根據Omdia預測，2024年Chiplet的全球市場規模為58億美元，未來市場規模將高速增長，Chiplet有望成為中國突破高端芯片限制、重塑半導體產業格局的路徑之一。

近年里，華為、蘋果、英特爾等巨頭均已自研Chiplet技術并推出相關產品。國內供應鏈也有序發展，今年3月份，中國Chiplet產業聯盟聯合國內系統、IP、封裝廠商一起，共同發布了《芯粒互聯接口標準》 ACC1.0，該標準為高速串口標準，著重基于國內封裝及基板供應鏈進行優化，以成本可控及商業合理性為核心導向。據了解，目前行業正逐步構建一個開放的Chiplet生態系統。

“Chiplet技術在數據中心、高性能計算、AI和5G等領域有著廣泛的應用前景。目前，相關技術已經越來越成熟，主要表現在Chiplet模塊間的互連技術和制程協調管理相關技術在不斷發展和進步；UCIe標準推動Chiplet技術的廣泛應用；許多公司正在Chiplet上投入大量的研發資源；業內對Chiplet技術是半導體行業的一個重要趨勢已形成共識。”鈞山資管董事總經理王浩宇對《證券日報》記者表示。

在應用方面，Chiplet技術也在逐步從理論階段走向實踐階段。不過，王浩宇認為，推動Chiplet技術真正廣泛應用和切實落地，還需行業在幾個方面進一步突破。“在互連技術上仍需突破，同時如何有效地協調和管理不同的制程，也是一個挑戰；有一套標準的Chiplet接口和協議，是推動Chiplet技術落地的關鍵；形成有效的供應鏈和生態系統對于Chiplet技術的落地至關重要；Chiplet技術需持續降低成本、提高效率，如此廠商才會愿意大規模地研發和使用這種技術。”

在北京社科院研究員王鵬看來，以Chiplet為代表的技術發展將在打通行業堵點、堅實算力底座方面起到重要作用，目前Chiplet生態的發展還有很長的路，架構設計和先進封裝需要齊頭并進，產業鏈企業應形成分工，以生態協作方式共同加速Chiplet的落地。

存在的挑戰也不少

要想發展到1070億美元的市場規模，并不會一帆風順，這一過程中，Chiplets會遇到諸多挑戰。其中，標準化和互操作性是最大挑戰，Chiplets市場的增長在一定程度上受到不同制造商組件之間標準化和互操作性需求的影響，因此，建立全行業標準對于Chiplets的廣泛采用至關重要。

目前，各大芯片廠商在Chiplets接口的互聯協議上各自為戰，每家公司選擇不同的技術線路和標準，往往是基于公司過往的技術積累，并不能通用，碎片化、定制化的接口標準對于Chiplets行業發展極為不利。為了解決這一難題，2022年3月，英特爾、AMD、臺積電、微軟、Arm等十大行業巨頭宣布成立UCIe聯盟。

今后，很可能會出現一種新的商業模式，即通過集成標準Chiplets來構建專用芯片，這也是一些國際大廠打造Chiplets標準的原因。通過標準的設立，可以把自家生產的芯片變成Chiplets企業使用的標準產品，集成到各種應用設備中。

除了標準和互操作性，Chiplets還面臨著芯片設計和驗證工具更新，以及先進封裝技術升級的挑戰。

從設計的角度來看，Chiplets系統在復雜度提升的同時，成品率反而在下降，而且，Chiplets的性能最終取決于性能最高的那個。這對設計和驗證提出了新的要求，由于Chiplets間的堆疊和互聯，設計時不僅要考慮不同的制程工藝、不同架構的集成，還要加入高速互聯總線和各類接口，相比于傳統大芯片設計，Chiplets方案對EDA軟件的要求明顯不同，目前，全球三大EDA軟件廠商已經在布局對應的平臺，相關的技術融合和行業并購正在或即將進行。

傳統封裝一般通過線路焊接的方式進行，為保證Chiplets之間更快的互聯速度，會采用2.5D/3D等無需線路焊接的先進封裝方式；從2D、2.5D到3D，可以理解為平面上建高樓，樓建的越高，住的人也越多，能裝下的晶體管也更多。封裝技術的發展也要跟上市場需求，否則，Chiplets的價值會大打折扣。