CMOS(Complementary Metal Oxide Semiconductor， 互補金屬氧化物半導體）工藝技術是當今集成電路制造的主流技術，99% 的 IC 芯片，包括大多數數字、模擬和混合信號IC，都是使用 CMOS 技術制造的。


什么是P型半導體與N型半導體？

P型半導體是將三價元素（如硼或鎵）摻雜到硅中產生的。三價原子的外層有3個電子，與相鄰的硅原子共享時，會形成一個空穴，當其他電子填補這個空穴時，空穴就會移動到新的位置，并形成電流。

N型半導體是將五價元素（如磷、砷）摻雜到硅中產生的。五價原子的外層有5個電子，其中4個與相鄰的硅原子共享，形成共價鍵，而第5個電子由于與核的結合力較弱，容易變為自由電子，自由電子移動則形成電流。

CMOS的發展歷程？

先由PMOS發展到NMOS，又發展為CMOS，目前CMOS技術漸漸不能勝任需求，又發展出BiCOMS、BCD 和HV-CMOS 等多個變種工藝技術。

在PMOS晶體管中，源極（Source）和漏極（Drain）是由p型半導體制成，襯底（Substrate）是n型半導體。當在柵極（Gate）和源極之間施加負電壓時，空穴被吸引到柵極下方形成導電通道，使電流能夠通過。

NMOS（N型金屬氧化物半導體）NMOS 晶體管采用相反的方法。源極和漏極采用n型半導體，襯底采用p型半導體。當柵極相對于源極呈正電壓時，會在N型硅基底和氧化層之間形成負電荷載流子導電的“溝道”，實現電流的導通。

CMOS技術是將NMOS和PMOS晶體管集成在同一個IC上的技術。在CMOS電路中，NMOS和PMOS晶體管是互相補充的關系，即當一個導通時，另一個關閉。


平面CMOS到三維CMOS

當集成電路芯片制造產業的特征尺寸縮小到22nm時，使用傳統的CMOS平面微納加工工藝技術，已經不能完全解決由于其溝道尺寸的縮小而帶來的器件性能劣化的問題。

在平面器件中，隨著特征尺寸的進一步減小，對于極薄的柵極氧化層，雖然可以通過柵極電壓對溝道進行控制，但這將導致漏電流的增加，最終導致載流子遷移率（μ）降低，體平面技術無法使CMOS晶體管的性能做出顯著的改進。

1999年，胡正明教授及其團隊提出了Fin-FET （鰭式場效應晶體管），基于Fin-FET結構的CMOS晶體管，2011年Intel公司在其22nm工藝技術節點上首次推出其商品化的Fin-FET產品Ivy-Bridge。這一晶體管結構的使用大大增加了晶體管的柵控能力，也使得基于此晶體管制備的芯片功耗顯著降低。

也正是Fin-FET的引入，tsmc(臺灣積體電路制造股份有限公司，簡稱臺積電)崛起，在14nm之后的Fin-FET技術節點發展下（14nm、7nm、5nm），Intel的霸主地位被撼動，tsmc自此成為晶圓代工技術的引領者。


那么CMOS的制作工藝流程有哪些呢？

具體如下：

1、初始清洗

將晶圓放入清洗槽中 ，利用化學或物理方法將在晶圓表面的塵粒或雜質去除，防止這些雜質塵粒對后續制造工藝造成影響。


2、前置氧化

利用熱氧化法生長一層二氧化硅（Si02）薄膜，目的是為了降低后續生長氮化硅（Si3N4）薄膜工藝中的應力。氮化硅具有很強的應力，會影響晶圓表面的結構，因此要在這一層Si3N4 及硅晶圓之間生長一層Si02 薄膜，以此來減緩氧化硅與硅晶圓間的應力。

3、淀積Si3N4

利用低壓化學氣相沉積（LPCVD）技術，沉積一層 Si3N4，用來作為離子注入的掩模板，同時在后續工藝中定義 p 阱的區域。


4、p阱的形成

將光刻膠涂在晶圓上后，利用光刻技術，將所要形成的 p型阱區的圖形定義出來，即將所要定義的p型阱區的光刻膠去除。


5、去除Si3N4

利用干法刻蝕的方法將晶圓表面的Si3N4去除。


6、p阱離子注入

利用離子注入技術，將棚打入晶圓中，形成P阱，接著利用無機榕液（硫酸）或干式臭氧燒除法將光刻膠去除。


7、p阱退火及氧化層的形成

將晶圓放入爐管中進行高溫處理，以達到硅晶圓退火的目的，并順便形成 層n阱的離子注入掩模層，以阻止后續步驟中（n阱離子注入）n型摻雜離子被打入p阱內。


8、去除 Si3N4

利用熱磷酸濕式蝕刻方法將晶圓表面的Si3N4去除掉。


9、n阱離子注入

利用離子注入技術，將磷打入晶圓中，形成n阱。而在p阱的表面上，由于有一層Si02膜保護，所以磷元素不會打入p阱中。


10、n阱退火

離子注入后，會嚴重破壞硅晶圓晶格的完整性。所以摻雜離子注入后的晶圓必須經過適當的處理以回復原始的晶格排列。退火就是利用熱能來消除晶圓中晶格缺陷和內應力，以恢復晶格的完整性，同時使注入的摻雜原子擴散到硅原子的替代位置，使摻雜元素產生電特性。


11、去除Si02

利用濕法刻蝕方法去除晶圓表面的Si02。


12、前置氧化

利用熱氧化法在晶圓上形成一層薄的氧化層，以減輕后續Si3N4沉積工藝所產生的應力。


13、Si3N4的淀積

利用LPCVD技術淀積Si3N4薄膜，用于定義出元器件隔離區域，便不被Si3N4遮蓋的區域可被氧化而形成組件隔離區。


14、元器件隔離區的掩模形成

利用光刻技術，在晶圓上涂覆光刻膠，進行光刻膠曝光與顯影，接著將氧化絕緣區域的光刻膠去除，以定義出元器件隔離區。


15、Si3N4的刻蝕

以活性離子刻蝕法去除氧化區域上的Si3N4，再將所有光刻膠去除。


16、元器件隔離區的氧化

利用氧化技術，長成一層Si02 膜，形成元器件的隔離區。


17、去除 Si3N4

利用熱磷酸濕式蝕刻的方法將其去除。


18、利用氫氟酸（HF）去除電極區域的氧化層

除去 Si3N4后，將晶圓放入HF化學槽中，去除電極區域的氧化層，以便能在電極區域重新成長品質更好的Si02薄膜作為電極氧化層。


19、電極氧化層的形成

此步驟為制作CMOS的關鍵工藝，即利用熱氧化法在晶圓上形成高品質的Si02作為電極氧化層。


20、電極多晶硅的淀積

利用LPCVD技術在晶困表面沉積多晶硅，以作為連接導線的電極。


21、電極掩模的形成

在晶圓上涂覆光刻膠，再利用光刻技術將電極區域定義出來。


22、活性離子刻蝕

利用活性離子刻蝕技術刻蝕出多晶硅電極結構，再將表面的光刻膠去除。


23、熱氧化

利用氧化技術，在晶圓表面形成一層氧化層。


24、NMOS源極和漏極形成

涂覆光刻膠后，利用光刻技術形成NMOS的源極與漏極區域的屏蔽，再利用離子注入技術將硼元素注入源極與漏極區域，而后將晶圓表面的光刻膠去除。


25、PMOS源極和漏極形成

利用光刻技術形成PMOS源極及漏極區域的屏蔽后，再利用離子注入技術將硼元素注入源極及漏極區域，而后將晶圓表面的光刻膠去除。

26、未摻雜的氧化層化學氣相淀積

利用等離子體增強化學氣相沉積（PECVD）技術沉積一層無摻雜的氧化層，保護元器件表面 ，使其免于受后續工藝的影響。


27、CMOS源極和漏極的活化與擴散

利用退火技術，對經離子注入過的漏極和源極進行電性活化及擴散處理。


28、淀積含硼磷的氧化層

加入硼磷雜質Si02有較低的熔點，當硼磷氧化層被加熱到800℃時會有軟化流動的特性，可以利用這個特性進行晶圓表面初級平坦化，以利于后續光刻工藝條件的控制。


29、接觸孔的形成

涂覆光刻膠，利用光刻技術形成第一層接觸金屬孔的屏蔽；再利用活性離子刻蝕技術刻蝕出接觸孔。


30、濺鍍Metal1

利用濺鍍技術在晶圓上濺鍍一層鈦/氮化鈦/鋁/氨化鈦的多層金屬膜。


31、定義出第一層金屬的圖形

利用光刻技術，定義山第一層金屬的屏蔽，然后利用活性離子刻蝕技術將鋁金屬刻蝕出金屬導線的結構。


32、淀積Si02

利用PECVD技術，在晶圓上沉積一層Si02介電質作為保護層。


33、涂上Si02

將流態的Si02(Spin on Glass, SOG）旋涂在晶圓表面上，使晶圓表面平坦化，以利于后續光刻工藝條件的控制。


34、將SOG烘干

由于SOG是將Si02溶于溶劑中，因此必須要將溶劑加熱去除。


35、淀積介電層

淀積一層介電層在晶圓上。


36、Metal2接觸通孔的形成

利用光刻技術及活性離子刻蝕技術制作通孔（Via ），以作為兩個金屬層之間連接的通道 ，之后去掉光刻膠。


37、Metal2的形成

沉積第二層金屬膜在晶圓上，利用光刻技術制作出第二層金屬的屏蔽，然后蝕刻出第二層金屬連接結構。


38、淀積保護氧化層

利用PECVD技術沉積出保護氧化層。


39、Si3N4的淀積

利用PECVD技術沉積出Si3N4膜，形成保護層。


40、金屬焊盤的形成

利用光刻技術在晶圓表層制作金屬焊盤（pad）的屏蔽圖形。利用活性離子蝕刻技術蝕刻出焊盤區域，以作為后續集成電路封裝工藝的連接焊線的接觸區。


41、將元器件予以退火處理

目的是讓元器件有最優化的金屬電性接觸與可靠性，至此就完成一個 CMOS 晶體管的 藝制作。