生成式AI是當(dāng)前半導(dǎo)體產(chǎn)業(yè)最重要的成長驅(qū)力，不僅帶動(dòng)先進(jìn)制程持續(xù)下探，同時(shí)也刺激新的半導(dǎo)體架構(gòu)設(shè)計(jì)加速發(fā)展，其中，芯粒（Chiplet）就是最受期待的一項(xiàng)。

要滿足生成式AI的算力需求，運(yùn)算芯片的設(shè)計(jì)也必須要同步升級(jí)才行，包含多核心架構(gòu)、更小的微縮、以及先進(jìn)封裝等。然而先進(jìn)制程芯片的開發(fā)成本十分高昂，另一方面，高算力芯片的面積也較大，良率的考驗(yàn)也更加嚴(yán)峻，對(duì)整體的制造成本更是不友善，因此多數(shù)的芯片公司都難以負(fù)擔(dān)。

Chiplet設(shè)計(jì)才是算力芯片最優(yōu)解

此時(shí)，能提供SoC-like的芯粒設(shè)計(jì)就會(huì)是極佳的解方。工研院電光系統(tǒng)所異質(zhì)整合技術(shù)組組長王欽宏指出，Chiplet是運(yùn)用先進(jìn)封裝技術(shù)讓多個(gè)芯粒形成SoC-like架構(gòu)，能夠?qū)⒉煌δ艿男玖＃ㄟ^先進(jìn)封裝技術(shù)整合于單一基板上。

王欽宏表示，采用芯粒設(shè)計(jì)能帶來數(shù)項(xiàng)優(yōu)勢(shì)，例如良率的優(yōu)勢(shì)（縮芯粒的體積，降低不良率）、設(shè)計(jì)成本的優(yōu)勢(shì)（運(yùn)用成熟制程實(shí)現(xiàn)）、提早進(jìn)入市場(chǎng)的優(yōu)勢(shì)（芯粒可重復(fù)使用，無須重頭開發(fā)，能縮短進(jìn)入市場(chǎng)的時(shí)程）。

由于芯粒需要仰賴先進(jìn)封裝技術(shù)來實(shí)現(xiàn)，因此內(nèi)部不同芯片的擺放與互連的方案就是關(guān)鍵所在。目前芯粒的堆疊架構(gòu)有2D、2.5D和3D等形式，由于各個(gè)芯粒的制程與效能不同，因此其間的擺放位置將會(huì)影響后續(xù)的布線與連接的方式，對(duì)于成本與良率也會(huì)產(chǎn)生不同的結(jié)果。

至于芯粒內(nèi)部的布線和I/O互連規(guī)范，目前則是處于尚未統(tǒng)一的局面，也是產(chǎn)業(yè)最需要突破的瓶頸。不過王欽宏看好則UCIe未來的發(fā)展地位，最主要的原因就是當(dāng)前市場(chǎng)半導(dǎo)體領(lǐng)導(dǎo)業(yè)者幾乎都支援這個(gè)規(guī)范。

王欽宏指出，目前UCIe 1.0規(guī)范可支援標(biāo)準(zhǔn)的2D和先進(jìn)的2.5D芯片封裝。在標(biāo)準(zhǔn)封裝方面，它具有較佳的成本的效益，同時(shí)也能達(dá)成較長的距離；在先進(jìn)封裝方面，則有較佳的節(jié)能表現(xiàn)，以及較高的頻寬密度。此外，芯粒可以在任何地方制造，任何地方組裝，并在同一封裝中混合2D和2.5D的架構(gòu)。

至于芯粒的應(yīng)用與市場(chǎng)，王欽宏則持非常樂觀的看法，他表示，Chiplet市場(chǎng)將會(huì)呈現(xiàn)快速成長的趨勢(shì)，至2030年，全球整體的市場(chǎng)將會(huì)達(dá)到9千4百2十億美元的規(guī)模。至于應(yīng)用方面，則會(huì)以伺服器與AI為主，占整體的規(guī)模約45%，其次為汽車和網(wǎng)通。領(lǐng)導(dǎo)的市場(chǎng)業(yè)者分別是英特爾、AMD、蘋果、亞馬遜和特斯拉。

行業(yè)內(nèi)紛紛看好Chiplet前景

隨著芯片制程的演進(jìn)，由于設(shè)計(jì)實(shí)現(xiàn)難度更高、良率偏低等問題導(dǎo)致的芯片制造成本大幅增加，使得Chiplet被推向了風(fēng)口浪尖被業(yè)界寄予厚望——或?qū)牧硪粋€(gè)維度來延續(xù)摩爾定律的“經(jīng)濟(jì)效益”。

與此同時(shí)，Chiplet的風(fēng)行也在向傳統(tǒng)的半導(dǎo)體產(chǎn)業(yè)鏈提出挑戰(zhàn)，以建構(gòu)出對(duì)應(yīng)的完善生態(tài)系統(tǒng)。

關(guān)于Chiplet的系統(tǒng)整合方面，正如日月光集團(tuán)研發(fā)中心副總——洪志斌所說：如果從更宏觀的角度來看，半導(dǎo)體產(chǎn)業(yè)發(fā)展的方向，其實(shí)是追求更高效的系統(tǒng)整合；系統(tǒng)整合又可分成兩種HI，一種是Homogenious Integration（同質(zhì)整合)，另一個(gè)則是Hetrogenious Integration（異質(zhì)整合)。我們?cè)诎l(fā)展對(duì)應(yīng)的實(shí)作技術(shù)之際，另一方面也要持續(xù)強(qiáng)化、深化產(chǎn)業(yè)鏈成員的合作，才能克服這條路上遇到的種種挑戰(zhàn)。

關(guān)于Chiplet的生態(tài)碎片化的現(xiàn)狀，研究機(jī)構(gòu)TechSearch總裁——Jan Vardaman道出了其中緣由：由于Chiplet可以帶來更高的靈活性與更好的成本結(jié)構(gòu)，近幾年市場(chǎng)上出現(xiàn)許多采用Chiplet架構(gòu)的元件；但目前市場(chǎng)上的Chiplet產(chǎn)品，是各家大廠自行發(fā)展出來的成果，故目前半導(dǎo)體業(yè)內(nèi)存在多種不相通的Chiplet互連技術(shù)，導(dǎo)致Chiplet生態(tài)系呈現(xiàn)碎片化的局面。

以打破藩籬為訴求的UCIe標(biāo)準(zhǔn)，是Chiplet生態(tài)系一個(gè)重要的發(fā)展里程碑，但不會(huì)是所有問題的解答。

關(guān)于Chiplet的產(chǎn)業(yè)需求問題，AMD（超威)先進(jìn)封裝部門企業(yè)副總裁——Raja Swaminathan也有自己的見解：市場(chǎng)需求是推動(dòng)半導(dǎo)體產(chǎn)業(yè)轉(zhuǎn)向異質(zhì)整合的關(guān)鍵因素之一，高效能運(yùn)算市場(chǎng)對(duì)處理器效能的需求，已無法光靠制程微縮來滿足。

Chiplet是這個(gè)問題的有效解法：藉由Chiplet，晶片成本跟元件尺寸微縮的問題有了解決的方法，讓AMD能夠推出符合市場(chǎng)需求的產(chǎn)品；誰能為混合接合所遇到的技術(shù)挑戰(zhàn)提出解決方案，就能抓住龐大的市場(chǎng)商機(jī)。

環(huán)望本次站在風(fēng)尖上的Chiplet，IC設(shè)計(jì)作為其皇冠上最璀璨的珍珠，也必將讓眾玩家說來道去。

首當(dāng)其沖的是作為EDA頭號(hào)玩家之稱的新思科技，其將Chiplet視為IC設(shè)計(jì)領(lǐng)域的重要典范轉(zhuǎn)移：藉由將SoC解構(gòu)成Chiplet，再透過先進(jìn)封裝技術(shù)將其整合成一顆元件，IC設(shè)計(jì)者一直在追求的效能、功耗與面積(PPA)三大設(shè)計(jì)目標(biāo)，有了新的實(shí)現(xiàn)路徑。

但這個(gè)趨勢(shì)也為IC設(shè)計(jì)者帶來新的挑戰(zhàn)，例如原本整合在SoC里的功能應(yīng)該如何拆分、如何設(shè)計(jì)多顆Chiplet間的互連架構(gòu)、以及晶片堆疊后最棘手的散熱問題等；這些新挑戰(zhàn)都需要對(duì)應(yīng)的設(shè)計(jì)流程、方法論與工具來支援。

當(dāng)然，在此之上，聯(lián)發(fā)科制造營運(yùn)副總經(jīng)理——高學(xué)武則講得更為生動(dòng)：對(duì)IC設(shè)計(jì)者而言，Chiplet最有趣，也最有價(jià)值的地方在于，這個(gè)概念讓IC設(shè)計(jì)變得像在調(diào)雞尾酒，只要調(diào)和不同的素材，就能實(shí)現(xiàn)出獨(dú)特的產(chǎn)品。

而在這個(gè)設(shè)計(jì)實(shí)踐的過程中，聯(lián)發(fā)科也發(fā)現(xiàn)，Die Partitioning確實(shí)可以帶來節(jié)省成本的效果。因?yàn)橛胁糠止δ芸梢杂幂^成熟、性價(jià)比更高的制程來實(shí)作，而且個(gè)別晶片的面積也變小了，讓聯(lián)發(fā)科得到更漂亮的良率數(shù)字。

大規(guī)模化量產(chǎn)的難度不少

然而，目前的Chiplet仍存在一些門檻問題，不少人也發(fā)現(xiàn)了基本只有大公司才用到這一先進(jìn)技術(shù)，且主要集中在通信、大規(guī)模數(shù)據(jù)處理等領(lǐng)域，反倒是設(shè)計(jì)周期長的汽車、成本敏感的消費(fèi)電子和可靠性要求高的工業(yè)領(lǐng)域，比較缺乏Chiplet設(shè)計(jì)的參與。


成本問題

與任何新的設(shè)計(jì)突破一樣，芯片設(shè)計(jì)廠商首要考慮的還是成本問題。半導(dǎo)體設(shè)計(jì)并非毫無風(fēng)險(xiǎn)可言，對(duì)于不少初創(chuàng)公司而言更是如此，而成本很大程度上決定了風(fēng)險(xiǎn)大小，尤其是針對(duì)一些尚未開始出貨的芯片。

至于在Chiplet上，首先就是D2D接口的高成本和復(fù)雜度問題，如今已有的這些D2D接口，不管是否開放統(tǒng)一與否，比如AIB、UCIe或BoW，都盡可能地去降低了復(fù)雜度的門檻，但實(shí)現(xiàn)方式或者采購的成本依舊很高，尤其是一些商用接口IP。

這些IP往往擁有極高的性能，不過對(duì)于中低端的芯片來說可能有些性能過剩了，成本也比較高。除了AIB之外，幾乎沒有可用的開源IP，且已有商用IP無法與開源開發(fā)工具兼容，缺乏工藝節(jié)點(diǎn)的可移植性等等，都進(jìn)一步增加了Chiplet設(shè)計(jì)的成本支出。

接著就是制造封裝上的成本問題，對(duì)于英特爾、AMD和英偉達(dá)等廠商而言，他們的新品已經(jīng)過渡到了5nm及更先進(jìn)的節(jié)點(diǎn)，再加上產(chǎn)量較大，Chiplet架構(gòu)創(chuàng)新和復(fù)用帶來的成本降低已經(jīng)可以抵消掉先進(jìn)封裝和接口IP帶來的成本增加。


缺乏更加開放的生態(tài)

雖然已經(jīng)有了UCIe這種行業(yè)開放標(biāo)準(zhǔn)和OCP開放組織的出現(xiàn)，Chiplet在開放性上做得依然不夠好。比如目前在Chiplet設(shè)計(jì)上，依然缺乏標(biāo)準(zhǔn)或者開放的PDK，且不說幾乎大部分都是定制的，毫無現(xiàn)成的封裝可用，且都是在NDA保護(hù)下的。

相關(guān)的EDA工具流和IP也是如此，目前Chiplet設(shè)計(jì)在跨EDA工具流設(shè)計(jì)上依舊存在不少障礙。這也與當(dāng)下半導(dǎo)體制造行業(yè)現(xiàn)狀不無關(guān)系，幾乎一切都有NDA的保護(hù)，限制了初創(chuàng)企業(yè)、研究機(jī)構(gòu)的開放研究。除此之外，目前依然缺乏足夠的Chiplet代工工廠，這進(jìn)一步限制了Chiplet的量產(chǎn)和相關(guān)產(chǎn)品的原型設(shè)計(jì)。


寫在最后

可以看出，如今的Chiplet并沒有大規(guī)模普及，尤其是在某些基于成熟工藝的芯片設(shè)計(jì)上，還是因?yàn)殚T檻的問題。如今先進(jìn)封裝的成本還沒有降低到設(shè)計(jì)公司可以考慮Chiplet方案的程度，這些較高的門檻阻止了Chiplet的普及。在設(shè)計(jì)公司看來，行業(yè)需要像現(xiàn)在的云服務(wù)一樣，打造一個(gè)多供應(yīng)商、多選擇和開放的生態(tài)，這樣才能徹底發(fā)揮Chiplet用于降低設(shè)計(jì)成本、提高綜合性能的優(yōu)勢(shì)。