6月27日消息，據(jù)韓媒報(bào)道，三星電子半導(dǎo)體封裝行業(yè)取得了重大進(jìn)展，將領(lǐng)先臺(tái)積電踏足面板級(jí)封裝（PLP）領(lǐng)域。

三星電子半導(dǎo)體部門前負(fù)責(zé)人 Kyung Kye-hyun 于今年 3 月出席股東大會(huì)，詳細(xì)闡述了推行 PLP 技術(shù)的必要性。

他解釋稱：“AI 半導(dǎo)體芯片（帶有電路的矩形部件）的尺寸通常為 600mm x 600mm 或 800mm x 800mm，因此需要 PLP 之類的技術(shù)，三星目前正積極開(kāi)發(fā)并加強(qiáng)和客戶合作”。

據(jù)悉，臺(tái)積電在研究一種新的先進(jìn)芯片封裝方法，使用矩形基板，而不是傳統(tǒng)圓形晶圓，從而在每個(gè)晶圓上放置更多的芯片。

消息人士透露，矩形基板目前正在試驗(yàn)中，尺寸為 510 mm x 515 mm，可用面積是圓形晶圓的三倍多，采用矩形意味著邊緣剩余的未使用面積會(huì)更少。

Nikkei Asia 在報(bào)道中指出：“臺(tái)積電的研究仍處于早期階段，量產(chǎn)預(yù)計(jì)需要數(shù)年時(shí)間。盡管臺(tái)積電之前對(duì)使用矩形印刷電路板持懷疑態(tài)度，但它進(jìn)入研究領(lǐng)域意味著重要的技術(shù)轉(zhuǎn)變”。

市場(chǎng)研究公司 IDC 報(bào)告稱，英偉達(dá)如果要完成其 AI 半導(dǎo)體訂單，需要臺(tái)積電一半的 CoWoS 產(chǎn)能，而目前實(shí)際能落實(shí)的只有約三分之一。

臺(tái)積電計(jì)劃在年底前將該工藝的產(chǎn)能提高一倍以上，然而，AMD 和博通等無(wú)晶圓廠公司對(duì)臺(tái)積電 CoWoS 產(chǎn)量的競(jìng)爭(zhēng)使這一目標(biāo)具有挑戰(zhàn)性。

聲明：本文摘自國(guó)內(nèi)外相關(guān)研究報(bào)道，文章內(nèi)容不代表本網(wǎng)站觀點(diǎn)和立場(chǎng)，僅供參考。