支持PCIe 6.0規(guī)范，包括64GT/s的數(shù)據(jù)傳輸率、FLIT模式和L0p功耗狀態(tài)。 專為可配置性而設(shè)計，可滿足眾多客戶和行業(yè)用例需求。 作為PCIe控制器設(shè)計領(lǐng)域公認(rèn)的領(lǐng)導(dǎo)者，PLDA IP可確保為我們的客戶提供高性能、易于集成且一次性通過硅驗證的產(chǎn)品。

高速互連硅知識產(chǎn)權(quán)(IP)的領(lǐng)先開發(fā)商PLDA宣布推出適用于PCIe 6.0規(guī)范的XpressRICHTM PCI Express? (PCIe?)控制器IP。PCIe 6.0規(guī)范將數(shù)據(jù)速率提高一倍，達到每秒64 GT鏈路速調(diào)度，實現(xiàn)了一次跨越性的進步。下一代芯片需要在系統(tǒng)內(nèi)移動海量數(shù)據(jù)，因此對于創(chuàng)建這類芯片的片上系統(tǒng)(SoC)設(shè)計師和系統(tǒng)架構(gòu)師來說，PCIe 6.0架構(gòu)至關(guān)重要，該架構(gòu)可應(yīng)用于：  

高性能計算(HPC)/云計算 人工智能(AI)和機器學(xué)習(xí) 企業(yè)級存儲 企業(yè)網(wǎng)絡(luò) 汽車

為了支持將帶寬增加一倍以達到每秒64 GT，PCIe 6.0技術(shù)使用PAM4調(diào)制，與以前的NRZ調(diào)制的1位/周期相比，它可以運行2位/周期。將前向糾錯(FEC)和循環(huán)冗余校驗(CRC)相結(jié)合以補償更高的誤比特率(BER)。此外，XpressRICH for PCIe 6.0架構(gòu)還支持新L0p低功耗模式，使流量在數(shù)量減少的通道上傳輸，從而在不影響流量的情況下降低功耗。  

為了支持XpressRICH用戶的可配置性需求，PLDA實施了大量功能和ECN，可通過附帶的配置助手(configuration assistant)進行充分的參數(shù)化處理。部分可配置功能包括：  

支持1、2、4、8和16條通道架構(gòu) 可配置的數(shù)據(jù)路徑 基于所選配置的可擴展內(nèi)部數(shù)據(jù)路徑 支持端點、根端口、雙模式和交換機端口 在FLIT和非FLIT模式下支持多個虛擬通道(VC) 數(shù)據(jù)路徑的奇偶校驗保護 多種PIPE模式 支持SerDes架構(gòu) 支持單根輸入/輸出虛擬化(SR-IOV)規(guī)范 可配置的緩沖區(qū)（大小和延遲） 支持時鐘門控和電源門控 向后兼容前幾代PCIe 具有AES-GCM加密、解密和認(rèn)證功能的可選IDE Security

PLDA首席技術(shù)官Stephane Hauradou表示：“帶寬效率對于數(shù)據(jù)密集型應(yīng)用和PCIe 6.0規(guī)范的數(shù)據(jù)傳輸率翻倍至關(guān)重要。正是因為FLIT傳輸?shù)囊耄覀儾拍茉谶@方面夠取得重大進展。”Hauradou補充道：“借助PLDA長期以來在PCIe技術(shù)創(chuàng)新層面的出色表現(xiàn)，我們目前能夠提供PCIe 6.0的突破性技術(shù)，并展示PLDA廣為人知的易于整合的強大生態(tài)系統(tǒng)和硅驗證成功率。”  

XpressRICH for PCIe 6.0控制器IP接口解決方案及供貨情況：

PLDA已經(jīng)與我們的PHY合作伙伴生態(tài)系統(tǒng)及VIP生態(tài)系統(tǒng)合作，提供全面的產(chǎn)品，其特點是易于集成、設(shè)計風(fēng)險低，并且有大量配置和節(jié)點可供選擇，這些只能通過第三方知識產(chǎn)權(quán)產(chǎn)品獲得。  

PLDA預(yù)計，XpressRICH for PCIe 6.0將于2021年第四季度全面上市。