三星正在奮力沖刺3nm制程，希望借此進一步縮小與臺積電的差距。最新的信息顯示，三星旗下晶圓代工事業部門已和全球電子設計自動化（EDA）巨頭Cadence合作推出了3nm制程相關開發工具，加速相關先進制程開發的軟件程序。相較之下，臺積電與EDA廠商于5月推出了3nm相關開發工具，三星正以三至四個月的差距緊追在后。

EDA工具在晶圓代工推進先進制程初期極具重要性，相關軟件工具能減少IC設計客戶設計的時間，能加速產品設計定案，讓后續光罩制作、投片生產順利展開，被業界視為先進制程能成功推進的關鍵因素之一。

業界形容，相關工具到位，等于先進制程開發進度已達約三分之一，后續在客制化應用推廣將能更快速推進，不過，完成EDA設計之后，后續實際生產良率提升，以及客戶接受度是另外兩大重點。

因此，盡管三星在EDA階段僅落后臺積電三至四個月，但臺積電在生產良率與客戶伙伴關系更具優勢，預料在3nm競賽中，仍會維持霸主地位。

不過，需要指出的是，三星的3nm制程工藝采用了全新的環繞閘極技術（GAA）技術，與臺積電鰭式場效電晶體FinFET架構的3nm制程完全不同，所以三星需要新的設計和認證工具。

Cadence是在美國當地時間9月8日向三星晶圓代工部門提供3nm環繞閘極技術（GAA）代工相關的流程設計工具（PDK），進而在半導體設計、實施和物理驗證方面提供比現有程序更快的解決方案。

Cadence研發副總裁Michael Jackson表示，這次與三星合作，開發出能夠更有效地生成和驗證半導體設計等的新流程，同時在新的合作計劃下，可以期待在半導體生產中更穩定使用電力、提高性能等。

不過，需要指出的是，三星3nm GAA制程流片進度是與新思科技（Synopsys）合作，采用了新思科技的Fusion Design Platform。針對三星3nm GAA制程技術的物理設計套件（PDK）已在2019 年5 月發表，并2020 年通過制程技術認證。

半導體業界人士觀察，若三星搶占GAA工藝量產的先機，將有機會成為吸引全球客戶的有力武器。不過，臺積電3nm架構仍以FinFET為基礎，并非采用GAA架構量產，且臺積電客戶群遠多于三星，也反映先投入GAA技術并非易事，三星則是押注在該架構來爭取超越臺積電。

三星與Cadence決定在數據中心、網絡系統、第五代移動通訊（5G）相關半導體領域加快技術合作。據悉，對于開發設計系統，三星方面將提供相關大數據，沖刺3nm生產，目標達成明年下半年量產目標。

先前Cadence支持臺積電5nm制程的PCIe 5.0 規格IP是在今年準備就緒。至于后續支持3nm制程的規格版本預計2022年初推出。而三星晶圓代工的進度也正計劃追趕相關方向。

臺積電已組成豐富的大同盟，和全球達到18家以上EDA大廠合作，而三星電子看到相關聯盟優勢，也正計劃將加強各大美國EDA廠商合作，特別是在3nm相關技術在內的下一代半導體技術開發合作。