近日在臺積電 2021開放創新平臺^?（OIP）生態系統論壇上，西門子數字化工業軟件公布了一系列與臺積電攜手交付的新產品認證，雙方已在云上 IC 設計以及臺積電3D 硅堆疊和先進封裝技術系列——3DFabric?方面達到了關鍵里程碑。

近期獲得臺積電 N3 和 N4 工藝認證的西門子 EDA 產品包括Calibre^?nmPlatform——用于 IC sign-off 的領先物理驗證解決方案；以及 Analog FastSPICE? 平臺——專為納米級模擬、射頻（RF）、混合信號、存儲器和定制數字電路提供快速電路驗證。同時，西門子還與臺積電密切合作，針對西門子Aprisa?布局布線解決方案進行先進工藝認證，以幫助共同客戶在晶圓廠最先進的工藝上順利、快速地實現芯片成功。

西門子數字化工業軟件IC-EDA 執行副總裁 Joe Sawicki表示：“臺積電持續創新芯片工藝，在其幫助下，我們的共同客戶能夠迎合市場需求，不斷推出世界領先的 IC產品。西門子很榮幸能與臺積電長期合作，持續提供推動改變的技術，助力客戶將這些IC創新產品更快地推向市場?！?/p>

西門子對臺積電的最新工藝支持承諾更延伸至臺積電的3DFabric 技術。目前，西門子已成功滿足臺積電尖端 3DFabric 設計流程的設計要求。在鑒定過程中，西門子改進了其 Xpedition? Package Designer（xPD）工具，支持使用自動避免和校正功能進行扇出型晶圓級封裝（InFO）設計規則處理。此外，Calibre 3DSTACK、DRC 和 LVS 也獲得了臺積電最新的 3DFabric 技術（包括 InFO、CoWoS^?和 TSMC-SoIC?）的支持與認證。對于客戶來說，這些通過3DFabric 認證的西門子EDA工具將助其縮短設計和簽核（signoff）周期，并減少與人工干預相關的錯誤。

此外，西門子還與臺積電合作，為臺積電的 3D 硅堆疊架構開發可測試性設計（DFT）流程。西門子的Tessent?軟件提供了基于層次化 DFT、SSN（Streaming Scan Network）、增強型 TAP（測試接入端口）和 IEEE 1687 IJTAG（內部聯合測試行動小組）網絡技術的領先 DFT 解決方案，所有這些技術都符合 IEEE 1838 標準。Tessent解決方案具備可擴展、靈活性和易用性等特點，旨在幫助客戶優化與 IC 測試技術相關的資源。

臺積電設計基礎架構管理事業部副總裁Suk Lee表示：“西門子持續提供完善的解決方案支持臺積電最先進的技術，對臺積電 OIP 生態系統的價值也在不斷提升。我們期待與西門子繼續深化合作，結合西門子領先的電子設計自動化（EDA）技術與臺積電的最新工藝和 3DFabric 技術，幫助雙方共同客戶加快芯片創新?！?/p>

近期，西門子與臺積電還攜手幫助一家全球領先的IC 設計公司利用Calibre工具在領先的云計算環境中大幅提升性能和擴展性。Calibre針對云端環境將最新設置、規則集（deck）和引擎等多項技術進行了優化，以幫助共同客戶縮短流片時間并加快上市速度。欲了解更多信息，請觀看西門子在臺積電 2021OIP 生態系統論壇中的技術演示。