據(jù)彭博社報道，佳能公司正計劃將其新的基于“納米壓印”技術(shù)的芯片制造設(shè)備的價格定為ASML的EUV光刻機的1/10。由于該設(shè)備可以用于制造5nm尖端制程芯片，且不是基于光學(xué)技術(shù)，或?qū)⒊蔀橹袊@過美國限制來制造尖端制程芯片的可行方案。但是，佳能首席執(zhí)行官三井藤夫在采訪中表示，該設(shè)備無法出口到中國。


尖端制程嚴(yán)重依賴EUV光刻機

總部位于荷蘭的ASML是目前全球最大的光刻機廠商，同時也是全球唯一的極紫外光刻設(shè)備供應(yīng)商。EUV光刻機是目前世界上最先進(jìn)的芯片制造設(shè)備，每臺成本高達(dá)數(shù)億美元。

雖然目前在光刻機市場，還有尼康和佳能這兩大供應(yīng)商，但是這兩家廠商的產(chǎn)品主要都是被用于成熟制程芯片的制造，全球市場份額僅有10%左右，ASML一家占據(jù)了90%的市場份額，并壟斷了尖端的EUV光刻機的供應(yīng)。

目前7nm以下的先進(jìn)制程芯片的大規(guī)模生產(chǎn)主要都是依賴于ASML的EUV光刻機，但只有少數(shù)現(xiàn)金充裕的公司才有能力投資購買這些EUV光刻機。

即便如此，EUV光刻機仍因為其在尖端芯片制造供應(yīng)鏈中的關(guān)鍵地位而一直受到出口管制審查。多年前，美國就有向其盟友——荷蘭施壓，要求其限制EUV設(shè)備出口到中國。今年6月30日，荷蘭政府正式出臺了新的半導(dǎo)體出口管制措施，ASML被禁止向中國客戶出口EUV系統(tǒng)以及先進(jìn)的浸沒式DUV系統(tǒng)。

這也意味著中國想要突破到5nm，甚至更尖端的制程工藝將會面臨極大的困難。


繞過EUV，佳能納米壓印技術(shù)可量產(chǎn)5nm

今年10月中旬，佳能公司宣布開始銷售基于“納米壓印”（Nanoprinted lithography，NIL）技術(shù)的芯片生產(chǎn)設(shè)備 FPA-1200NZ2C。佳能表示，該設(shè)備采用不同于復(fù)雜的傳統(tǒng)光刻技術(shù)的方案，可以制造5nm芯片。

此前佳能一直專注于制造不太先進(jìn)光刻機產(chǎn)品。直到2014年，佳能收購了Molecular Imprints股份有限公司，開始押注納米壓印技術(shù)。近十年來，佳能一直在與日本光罩等半導(dǎo)體零組件制造商大日本印刷株式會社（DNP）和存儲器芯片制造商鎧俠（Kioxia）合作研發(fā)納米壓印工藝。該技術(shù)可以不使用EUV光刻機，就能使制程技術(shù)推進(jìn)到5nm。

佳能表示，這套生產(chǎn)設(shè)備的工作原理和行業(yè)領(lǐng)導(dǎo)者 ASML 的光刻機不同，其并不利用光學(xué)圖像投影的原理將集成電路的微觀結(jié)構(gòu)轉(zhuǎn)移到硅晶圓上，而是更類似于印刷技術(shù)，直接通過壓印形成圖案。

相較于目前已商用化的EUV光刻技術(shù)，盡管納米壓印技術(shù)的芯片制造速度要比傳統(tǒng)光刻方式慢，但鎧俠在2021年就曾表示，納米壓印技術(shù)可大幅減少耗能，并降低設(shè)備成本。原因在于納米壓印技術(shù)的制程較為簡單，耗電量可壓低至EUV 技術(shù)的10%，并讓設(shè)備投資降低至僅有EUV設(shè)備的40%。

佳能首席執(zhí)行官三井藤夫在最新的采訪中表示，這項新的納米壓印技術(shù)將為小型半導(dǎo)體制造商生產(chǎn)先進(jìn)芯片開辟一條道路?！皟r格將比ASML的EUV光刻機低一位數(shù)（即僅有10%）”這位88歲的老人上一次退出日常運營是在2016年，現(xiàn)在是他第三次擔(dān)任佳能公司總裁。他補充說，佳能尚未做出最終定價決定。

另外，納米壓印設(shè)備還可以使得芯片制造商降低對于ASML的EUV光刻機的依賴，使得臺積電、三星等晶圓代工廠可以有第二個路線選擇，可以更靈活的為客戶生產(chǎn)小批量芯片。甚至，芯片設(shè)計廠商可以不依賴于晶圓代工廠來自己生產(chǎn)小批量的芯片。

據(jù)了解，佳能目前正在日本東京北部的宇都宮建造20年來第一家新的光刻設(shè)備工廠，將于2025年上線。

對于納米壓印技術(shù)市場前景，三井藤夫說：“我不認(rèn)為納米壓印技術(shù)會超過EUV，但我相信這將創(chuàng)造新的機會和需求。我們已經(jīng)接到了很多客戶的咨詢?！?/span>


當(dāng)前階段NIL技術(shù)面臨著多重挑戰(zhàn)

盡管佳能NIL技術(shù)帶來了Hardware世界的新曙光，但我們也要清醒看到這項技術(shù)目前還存在一定的不完美之處。具體來說，主要體現(xiàn)在以下幾個方面：

首先，NIL技術(shù)在制造出極高精度“印章”時仍面臨困難。目前，制作出足以生產(chǎn)5nm芯片的印章，依然需要依靠最先進(jìn)的EUV光刻技術(shù)支持。

這對于佳能等新進(jìn)入者形成一定門檻。

其次，NIL技術(shù)生產(chǎn)線的穩(wěn)定性和良率也有待提高。

此前業(yè)內(nèi)一些公司在應(yīng)用NIL技術(shù)時曾遇到過產(chǎn)量不穩(wěn)定，良品率較低的問題。佳能是否能夠解決這一痛點，需持續(xù)驗證。

最后，NIL技術(shù)也面臨與其他制程設(shè)備和流程的銜接問題。

畢竟，芯片制造是一個需要各個環(huán)節(jié)密切配合的復(fù)雜體系。so far，佳能在這方面的經(jīng)驗還較為不足。

NIL技術(shù)作為一項較新的制造技術(shù)，其工業(yè)化生產(chǎn)過程中還存在諸多不確定性。

業(yè)內(nèi)對其應(yīng)用前景仍持觀望態(tài)度為宜。佳能等企業(yè)還需持續(xù)研發(fā)，才能讓這項技術(shù)發(fā)揮應(yīng)有的顛覆性作用。


關(guān)于佳能納米壓印的一些疑問

納米壓印技術(shù)真的能實現(xiàn)5nm工藝嗎？

可以，但是要在特定的環(huán)境和特定的工藝中。

納米壓印技術(shù)能夠替代DUV甚至EUV技術(shù)嗎？

可能性不大。半導(dǎo)體技術(shù)的導(dǎo)入不僅僅是個技術(shù)問題，更是經(jīng)濟問題。納米壓印在簡單的 3D 微納米結(jié)構(gòu)圖形的批量處理上有優(yōu)勢，在多層套刻缺陷控制方面難度很大，替代光刻做集成電路還有很大的距離，尤其在先端工藝中，目前不可能替代EUV。

而且納米壓印的母版主要采用電子束光刻和其他光刻工藝制造，納米壓印與其他光刻技術(shù)是相輔相成的。

納米壓印目前正在嘗試在半導(dǎo)體制造的某些工藝環(huán)節(jié)中替代傳統(tǒng)光刻，實際導(dǎo)入時間點還得看產(chǎn)業(yè)鏈協(xié)作。

佳能的納米壓印設(shè)備會進(jìn)入中國市場嗎？

目前不能。今年7月起，日本開始實施限制23項半導(dǎo)體制造設(shè)備的出口，限制銷售設(shè)備和原材料覆蓋了28-45nm制程。佳能的納米壓印設(shè)備在限制范圍內(nèi)。

佳能的納米壓印目前用在哪些領(lǐng)域，應(yīng)用前景如何？

佳能對外發(fā)布的納米壓印發(fā)展戰(zhàn)略中指出，在用納米壓印半導(dǎo)體制造設(shè)備準(zhǔn)備3D NAND量產(chǎn)的同時，將其應(yīng)用擴展到DRAM、邏輯、微光學(xué)元件等領(lǐng)域。


佳能的納米壓印技術(shù)將對業(yè)界帶來哪些影響？

有專家表示，佳能納米壓印光刻設(shè)備的商業(yè)化，是納米壓印技術(shù)產(chǎn)業(yè)化歷程中具有里程碑意義的事件。作為半導(dǎo)體領(lǐng)域巨頭，佳能的影響力將引領(lǐng)和加速納米壓印技術(shù)的宣傳推廣和應(yīng)用拓展。

納米壓印技術(shù)的關(guān)注度越來越高，業(yè)內(nèi)玩家們已經(jīng)感受到了熱度和壓力。材料，工藝，設(shè)備的產(chǎn)業(yè)鏈協(xié)同創(chuàng)新，大消費級場景中的應(yīng)用爆發(fā)點發(fā)掘，上下游磨合的信任機制建立，是目前納米壓印技術(shù)實現(xiàn)應(yīng)用突破的重要工作。