今年9月，臺(tái)積電確認(rèn)關(guān)閉新竹科學(xué)園區(qū)6英寸二廠，并對(duì)新竹8英寸三廠(Fab 3、Fab 5、Fab 8)進(jìn)行產(chǎn)能整合，約30%員工調(diào)往南部先進(jìn)制程廠區(qū)。這部分6英寸產(chǎn)能主要服務(wù)于汽車電子、消費(fèi)電子的低階芯片，受全球汽車芯片需求波動(dòng)影響，近年產(chǎn)能利用率長(zhǎng)期低于70%，且設(shè)備折舊已近尾聲，關(guān)停后可節(jié)省約12%的單廠運(yùn)營(yíng)成本。

同時(shí)，臺(tái)積電宣布兩年內(nèi)退出氮化鎵（GaN）代工業(yè)務(wù)，該業(yè)務(wù)屬于成熟制程延伸領(lǐng)域，但臺(tái)積電在全球GaN代工市場(chǎng)份額不足5%，且面臨穩(wěn)懋、英飛凌的激烈競(jìng)爭(zhēng)，2024 年相關(guān)營(yíng)收僅占總營(yíng)收0.8%。

受美國(guó)撤銷南京廠“經(jīng)驗(yàn)證最終用戶”(VEU)授權(quán)影響，臺(tái)積電南京廠16nm、28nm 產(chǎn)能面臨設(shè)備補(bǔ)給難題，不過(guò)臺(tái)積電強(qiáng)調(diào)“正與美方溝通”，短期內(nèi)仍將維持運(yùn)營(yíng)。

2025年數(shù)據(jù)顯示，7nm及以下先進(jìn)制程貢獻(xiàn)臺(tái)積電63%的營(yíng)收，其中3nm制程產(chǎn)能利用率達(dá)100%，2nm制程未量產(chǎn)已獲蘋果、高通等核心客戶訂單，預(yù)計(jì)量產(chǎn)后四年內(nèi)設(shè)計(jì)案數(shù)量將超3nm、5nm總和。相比之下，成熟制程毛利率不足30%，自然成為資源調(diào)配的優(yōu)先壓縮項(xiàng)。

臺(tái)積電的收縮為競(jìng)爭(zhēng)對(duì)手創(chuàng)造了機(jī)會(huì)。目前，聯(lián)電、中芯國(guó)際已針對(duì)性擴(kuò)產(chǎn)28nm、40nm 產(chǎn)能，2025年聯(lián)電成熟制程營(yíng)收同比增長(zhǎng)18%，主要來(lái)自原臺(tái)積電的汽車芯片客戶。中芯國(guó)際則借助大陸汽車電子需求，將14nm/28nm產(chǎn)能利用率提升至85%。

2nm量產(chǎn)在即，1.4nm研發(fā)加速

在成熟制程進(jìn)行結(jié)構(gòu)性收縮的同時(shí)，臺(tái)積電在7nm及以下節(jié)點(diǎn)已形成“3nm規(guī)模出貨、2nm試量產(chǎn)啟動(dòng)、1.4nm研發(fā)攻堅(jiān)”的技術(shù)梯隊(duì)，疊加先進(jìn)封裝產(chǎn)能擴(kuò)張，持續(xù)領(lǐng)跑全球半導(dǎo)體制造賽道。

按照臺(tái)積電總裁魏哲家2025年10月公開(kāi)表態(tài)，2nm制程已順利進(jìn)入試量產(chǎn)階段，良率表現(xiàn)“符合預(yù)期”，計(jì)劃2026年實(shí)現(xiàn)快速量產(chǎn)。該工藝延續(xù)FinFET架構(gòu)改良路線，通過(guò)引入更先進(jìn)的多重曝光技術(shù)，相較3nm制程實(shí)現(xiàn)芯片面積縮減5%、能效提升15% 的性能突破。

產(chǎn)能布局上，新竹寶山20廠與高雄22廠已完成設(shè)備安裝調(diào)試，2025年底月產(chǎn)能將提升至5萬(wàn)片，單晶圓售價(jià)高達(dá)3萬(wàn)美元，創(chuàng)行業(yè)紀(jì)錄?？蛻舴矫?，蘋果獨(dú)占近半數(shù)產(chǎn)能，將用于2026年iPhone 18系列搭載的A20芯片；高通、AMD、聯(lián)發(fā)科、英特爾等企業(yè)也已鎖定產(chǎn)能配額，形成覆蓋消費(fèi)電子與高性能計(jì)算（HPC）的多元化需求矩陣。

作為當(dāng)前主力先進(jìn)制程，3nm在2025年三季度的營(yíng)收占比已達(dá)23%，產(chǎn)能利用率持續(xù)維持100%飽和狀態(tài)。除傳統(tǒng)高端手機(jī)SoC外，英偉達(dá)GB200等新一代AI加速器已部分采用3nm工藝，通過(guò)高密度晶體管集成實(shí)現(xiàn)算力與能效的雙重優(yōu)化。

為應(yīng)對(duì)旺盛需求，臺(tái)積電計(jì)劃2026年將3nm月產(chǎn)能從當(dāng)前的12萬(wàn)片提升至15萬(wàn)片，并同步推出N3E（增強(qiáng)版）工藝，進(jìn)一步降低功耗10%，主要面向數(shù)據(jù)中心客戶。

與此同時(shí)，臺(tái)積電已啟動(dòng)1.4nm工藝研發(fā)攻堅(jiān)，預(yù)計(jì)2027-2028年間實(shí)現(xiàn)量產(chǎn)。該制程將可能采用全新的晶體管架構(gòu)，使芯片面積將較2nm再縮減 5%，但面臨設(shè)備投入與工藝復(fù)雜度激增的挑戰(zhàn)——單臺(tái)High-NA EUV光刻機(jī)采購(gòu)成本已突破3.5億美元，研發(fā)總投入預(yù)計(jì)超50億美元。

行業(yè)分析師預(yù)計(jì)，臺(tái)積電將于2026年1月起上調(diào)5納米以下制程的芯片價(jià)格。TrendForce消息人士稱，該公司已于去年9月通知其主要客戶。平均價(jià)格將上漲3%至4%，但來(lái)自臺(tái)灣的報(bào)道顯示，最先進(jìn)的制程節(jié)點(diǎn)價(jià)格漲幅可能高達(dá)10%。

此外，從2026年1月起，2nm制程節(jié)點(diǎn)的價(jià)格將連續(xù)四年上漲。到2030年，最先進(jìn)制程節(jié)點(diǎn)的累計(jì)漲幅可能達(dá)到兩位數(shù)，這將影響人工智能、高性能計(jì)算和其他高要求應(yīng)用領(lǐng)域所用尖端芯片的成本。

責(zé)編：Lefeng.shao